值得重點指出的是它的欠缺之處：器件的某些屬性沒能夠進行測量或輸入到模型(一個重要的例子是與柵多晶硅相關的阻抗)；此外，它沒有進行任何高頻測量。所以，該模型在高頻條件下的有效性僅僅取決于其生成的等效電路的頻率函數的準確性。幸運的是，對多數應用而言，這樣的準確性已經足夠，而商用CMOS設計所獲得的大量應用就是很好的證明。但是現在讓我們仔細檢查一下RF設計人員將會發現哪些不足。

如果你對一款由掃頻源驅動的BSIM3器件進行仿真，并觀察輸入到柵極的AC電流相對于電壓的相位角，你會發現它保持在90°。在高頻時，器件輸入未能呈現明顯阻抗，但是由于多晶硅柵的串聯電阻影響，這種情況在實際中確實存在。

這種現象是如何變成一個設計難題的呢？RF器件的最小噪聲系數通常發生在電源阻抗逼近總串聯噪聲源(例如與1/Gm相關的有效阻抗加上柵有效串聯阻抗)與并聯等效輸入阻抗的幾何平均數時，此時器件的信/噪比為最優。但是BSIM3并沒有將柵阻抗作為一個噪聲源，也就是說沒有將其串入輸入電容，所以柵阻抗在給定頻率下并沒有成為一個并聯輸入阻抗。

這樣，就不太可能確定適宜的RF噪聲匹配，也無法利用BSIM3模型準確仿真RF噪聲性能。在輸入阻抗建模時未能加入并聯電阻分量，對類似SERDES這樣的高速數字應用將產生影響：未能建模的部分，削弱了連同頻率在內的并聯電阻輸入分量，從而導致GHz范圍內的頻率域和延時行為都發生明顯錯誤。

多年以來，這種現象一直存在，而原因就在于主要的CMOS代工廠的建模部門不但對該問題缺乏了解，而且沒有在較高頻率下對其工藝進行評估的設備。最終，這種在仿真和實際中RF應用所表現出來的性能差異不能再被忽略，而設計人員也正在試圖改善上述結果。但是既然BSIM3模型對大批CMOS設計人員而言仍然十分有效，那么最初就改善性能所作的嘗試可能會在BSIM模型之外另起爐灶，而不是對BSIM進行重大改動。

“BSIM3+支電路”模型

對RF應用而言，BSIM3模型的根本問題并不是其本身有什么錯誤，而是它忽略了對高頻操作產生影響的某些物理因素。我們可以通過下面的情況來說明這個問題：某些代工廠已經將用于數字版工藝完全一模一樣的BSIM3模型用于RF支電路中。但是有關BSIM3模型是如何提取，從而導致在具有相同器件級電阻系數的外延層與非一致襯底中實施了不同填充的情況我們不得而知。

但是在較高頻率下，襯底二極管的漏級和源極的可感知阻抗回流，以及背柵(back-gate)回流，可能都不會無關緊要。通常情況下，用于不同RF器件的物理布局是不同的，常常采用重量級柵凸(gate-head)連接(甚至可能是雙凸柵)來最小化柵電阻，但是這種作法由于改變了尺寸從而也改變了交叉和寄生電容。

所以，通過將BSIM3模型納入一個支電路中很容易就可以獲得某些改進(圖2)，上述支電路中增加了無源電阻和電容；另外，有的時候還會用替換BSIM3中二極管源漏級建模的方式來反映襯底變化。

圖2：簡單改善BSIM3模型，提高其準確性

每器件單位寬度(device width per finger)一般固定為1或更小值，在該條件下，在公共操作點就可以提取支電路參數值。

但是為了優化RF建模，上述方法只是漫長道路中的一個步驟，因為現在還有一些很重要的問題尚待解決：

1：模擬速度下降。隨著支電路的引入增加了元件數量，其對速度的影響超過了對緊湊模型復雜度的影響。

2：支電路通常使用固定的無源器件來取代實際由電壓決定的一些效應，這樣做會使失真和電源效率預測結果比預期要差；另外，模型在操作節點處的精度較特殊操作節點(進行提取工作)有所下降。

3：對支電路元件值高度依賴經驗進行提取的作法，抑止了P核在物理布局中的使用以及在設計中簡單改變器件尺寸的行為，因為由尺度決定的支電路元件值存在于緊湊模型之外，而且其對物理的高度依賴性能夠充分預測提取點間的行為。尺度界定通常受限于僅能選擇固定寬度的單位值。

因此，如我們在一個將源接地的CMOS器件中采取雙端口S參數數據，然后在同一個測試電路將其作為一個BSIM3模型利用模擬器進行觀察，將不會產生良好的數據匹配。如果將該器件放在支電路中，這個數據會找到匹配，但是僅限于局部范圍，因為許多元件值會根據不同的操作點發生變化。但是近幾年來，這個方法仍稱得上是最好的可行方法，借助該方法成功完成了多項設計。

BSIM4是一種替代方案嗎？