元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。

　　G 處理好接地線

　　印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。

　　對于雙面板，地線布置特別講究，通過采用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常采用屏蔽電纜。對于高頻和數字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。

　　對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來。

　　（7） 用好去耦電容。

　　好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。

　　1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。

　　每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。

　　去耦電容值的選取并不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。

　　3、 降低噪聲與電磁干擾的一些經驗。

　　（1） 能用低速芯片就不用高速的，高速芯片用在關鍵地方。

　　（2） 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。

　　（3） 盡量為繼電器等提供某種形式的阻尼。

　　（4） 使用滿足系統要求的最低頻率時鐘。

　　（5） 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。

　　（6） 用地線將時鐘區圈起來，時鐘線盡量短。

　　（7） I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。

　　（8） MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

　　（9） 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 （10） 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。

　　（11） 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。

　　（12） 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。

　　（13） 時鐘、總線、片選信號要遠離I/O線和接插件。

　　（14） 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。

　　（15） 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。

　　（16） 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。

　　（17） 元件引腳盡量短，去耦電容引腳盡量短。

　　（18） 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。

　　（19） 對噪聲敏感的線不要與大電流，高速開關線平行。

　　（20） 石英晶體下面以及對噪聲敏感的器件下面不要走線。

　　（21） 弱信號電路，低頻電路周圍不要形成電流環路。

　　（22） 任何信號都不要形成環路，如不可避免，讓環路區盡量小。

　　（23） 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

　　（24） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。