1. 在射頻電路中串100pF相當于直連，這是為何？

依照下述容抗公式

頻率為0 就是開路所以只要串電容不管電容值為何就是可以擋DC，再來由上述公式也知電容值越大其容抗越小亦即Loss 越小，同時也得知電容值越大對RF 訊號而言會越接近0 奧姆電阻，而0 奧姆理論上對于RF 阻抗是不會有任何改變，所以得到一個結論，理論上串一個大電容不但可以當DC Block 同時也不會影響RF 的阻抗

2.為什么都是pF 級別的呢，按理說nF 級別的電容容抗更小啊，為什么不用呢？

RF 走線跟電容的接合處是一個阻抗不連續面如下圖：

一般而言電容值越大其Size 也會越大其接合處阻抗偏移程度也會越嚴重，這就失去了上述『同時也不會影響RF 的阻抗』的作用，換言之你串一個大Size 的電容盡管其電容值很大容抗很小，但很可能其阻抗偏移造成的Loss 還更大，既然100 pF 就能做到的事何必硬要用個3.9 nF 來徒增麻煩？？？看Loss 不是只看Insertion Loss 還要考慮Mismatch Loss

3. 那假設同樣都是0402 的尺寸好了為啥只能用pF 等級？

0402 尺寸的電容中所有材質都可到達nF 等級有些甚至可到達uF 等級

4.但這些材質中只有C0G（或叫NP0）材質的電容其穩定度是最高的

時間穩定度：

溫度穩定度：

5.頻率穩定度：

6.換言之只有C0G（NP0）材質的電容其電容值不隨時間，溫度， 頻率而有所偏差，因此在RF 應用中只有C0G（NP0）材質的電容為首選其他都不是好選擇，而C0G（NP0）材質的電容值最大也只到1nF，所以多半只能用pF 等級

7.假設同樣都是0402 的尺寸同樣都是C0G（NP0）材質，最大也還有1nF 為啥只能用pF 等級？先來比較IL （Insertion Loss） 假設RF 頻率為LTE Band 7 的2700 MHz 好了，1nF 的IL 為0.036 dB

8. 8pF 的IL 為0.0385 dB，IL 方面確實8pF 比較大因為電容值越小其ESR 越大當然IL 就越大，所以1nF 跟8pF 之所以IL 有差主要是來自于ESR 的差異，但話說回來一個0.036 dB 一個0.0385 dB，其實也沒啥太大差別不需要計較到0.0025 dB 的差異。

9.但阻抗偏移程度就有差別了假設原始阻抗為50 奧姆如下圖：由上圖可知1nF 的阻抗偏移程度比8pF 來得大，這就失去了DC Block『同時也不會影響RF 的阻抗』的作用，換言之如果RF 走線阻抗控制得好走線夠短夠寬，原則上用8pF 當DC Block 其阻抗依舊為50 奧姆，不用再額外調匹配使其整體阻抗恢復到50 奧姆，但若用1nF 當DC Block 其阻抗會偏離50 奧姆，需要額外再調匹配使其整體阻抗恢復到50 奧姆。

10.因此若用1nF 當DC Block 還需再串聯一個4pF 的電容，方可使整體阻抗恢復到50 奧姆

11.再來看一下多串了4pF 電容后的IL

12.因此整理如下：

這表示說你為了要節省那0.0025 dB 的IL舍棄8pF 而采用1nF 的DC Block，結果需要額外再加4pF 的電容來恢復50 奧姆阻抗，換言之，不但額外多出了調匹配的時間跟工作量同時也額外多出了0.0135 dB 的IL，這筆交易你覺得劃算嗎？？只要是串聯無源組件不管是電感， 電容， 還是電阻，因為其內阻緣故就是會額外貢獻IL，因此除非必要否則串聯組件能不加就不加，在此原則下相較于1nF，8pF 當然是較佳的DC Block 選擇

13.根據第一點所述電容值越大會越接近0 奧姆其阻抗偏移程度應該更小，那理論上1nF 應該更接近0 奧姆為啥阻抗偏移程度還比8pF 大？還有怎會是往右上跑？ 那是串電感才會有的軌跡吧？這就是重點所在了第一點講的是理想組件的情況，但真實的電容會有SRF 其1nF 跟8pF 的SRF 如下圖：

順帶一提串聯的SRF 要看S11 并聯的SRF 才是看S21，由上圖可知8pF 的SRF 較接近RF 頻率的2700 MHz 所以阻抗偏移程度較小，反之因為1nF 的SRF 較遠離RF 頻率的2700 MHz 所以阻抗偏移程度較大，所以阻抗偏移程度，不是光看電容值而是要由RF 頻率跟電容SRF 的差距程度來決定，因為pF 等級電容的SRF 會較接近RF 頻段亦即差距程度較小，

14.所以在RF 路徑上用pF 等級來當DC Block 其阻抗的偏移程度會較小，這才符合DC Block『同時也不會影響RF 阻抗』的作用，這便是為何RF 路徑上其DC Block 多半為pF 等級之故，另外串1nF 電容之所以軌跡會如電感一般往右上跑原因也是SRF，由上圖可知1nF 的電容其SRF 為245 MHz 因此其行為模式如下圖：

以SRF（245 MHz）為分水嶺，若訊號頻率座落在SRF 左邊那就是電容模式其軌跡會往右下跑，若訊號頻率正好座落在SRF 那就是電阻模式其軌跡幾乎不動（因為內阻很小不足以影響阻抗），若訊號頻率座落在SRF 右邊那就是電感模式其軌跡會往右上跑

15.如下圖：

因此這便是為何串1nF 電容其軌跡會如電感一般往右上跑，因為RF 頻率（2700MHz）座落在SRF 右邊此時是電感模式，所以仔細看串8pF 電容的軌跡其實也是微微往右上跑，因為8pF 電容的SRF 為2563 MHz，其RF 頻率會座落在其SRF 右邊此時是電感模式，同時也得知真實的電容不管值多大只有在訊號頻率正好為SRF 時，才會完全等同于0 奧姆電阻，只要訊號頻率不等于SRF 其行為模式就是電感模式跟電容模式兩者之一。

16.因此再次驗證為何RF 路徑上其DC Block 多半為pF 等級，因為只有pF 等級的電容，才能使RF 頻率座落在其SRF 左邊這樣才能呈現電容模式，而非電感模式因為這樣是等同于把電容當電感用，此時就變成了DC Blocking inductor，倒也不是說這樣一定會有啥危害只是若能避免就盡量避免。

17.為啥電感都是nH 級別的？

一般而言電感在RF 路徑上的串聯都是作匹配用根據感抗公式如下式：

電感值越大其感抗就越大IL 越大，因此串聯電感值能小的話當然盡可能是越小越好以減少IL，除此之外串聯電感值越大其阻抗就偏移越多如下圖：

換言之若會需要串聯大電感來作匹配，那表示PCB 走線的原始阻抗離50 奧姆非常非常遠，但基本上若有做好阻抗控制其PCB走線的原始阻抗不至于會離50 奧姆太遠，如此一來在RF 路徑上就更無串聯大電感的需求了。

何需去增大IL 呢？

18.除此之外電感同電容一般一樣有SRF 其行為模式如下：

一樣以SRF 為分水嶺，若訊號頻率座落在SRF 左邊那就是電感模式其軌跡會往右上跑，若訊號頻率正好座落在SRF 那就是電阻模式其軌跡幾乎不動（因為內阻很小不足以影響阻抗），若訊號頻率座落在SRF 右邊那就是電容模式其軌跡會往右下跑，所以再次驗證為何RF 路徑上其串聯電感多半為nH 等級，因為只有nH 等級的電感，才能使RF 頻率座落在其SRF 左邊這樣才能呈現電感模式，此時阻抗軌跡才好預測這樣作匹配才會順利一些，否則由于PCB 走線跟迭構的寄生效應使得在作匹配時，其阻抗軌跡已經跟仿真的預測有所誤差了，倘若組件本身的阻抗軌跡又難以預測串電感卻往右下跑，這會使得網分量到的阻抗軌跡跟仿真的預測有更大誤差，那倒不如盲調算了。

19.同時又再次驗證為何RF 路徑上其電容多半為pF 等級，因為只有pF 等級的電容，才能使RF 頻率座落在其SRF 左邊呈現電容模式，這樣在作匹配時其阻抗軌跡才好預測。