介紹了四相序列擴頻調制與解調方法，并對四相序列擴頻與QPSK在高斯白噪聲信道條件下進行了仿真。仿真結果表明，該方案與傳統的多進制正交擴頻系統相比，大幅提高了數據的傳輸速率和抗干擾能力，可以較好地適用于高速數據通信。

直接序列擴頻方式是直接用偽噪聲尋列對載波進行調制，適應信道環境比較惡劣，具有較強的抗干擾能力，因而得到了廣泛的重視和應用，如測距、抗人為和自然干擾、抗衰落、低功率譜密度、抗偵聽、碼分多址等。與傳統的直擴系統相比，多進制正交擴頻系統在相同的信息速率和系統帶寬條件下具有更高的擴頻增益，能有效地解決傳輸帶寬和處理增益之間的矛盾。文獻中提出了一種N進制正交擴頻與M進制差分相位調制相結合的復合調制方案（NOrth—MDPSK），并對其進行了性能分析。文獻中還提到了雙多進制正交擴頻與M進制差分相位調制相結合的復合調制方案（DNOrth—MDPSK），其數據速率得到了進一步提高，但由于采用的是非相干包絡和差分檢測以及需要進行單雙碼的判別，因此性能有所下降。對此，本文提出采用四相序列擴頻與BPSK相結合的復合調制方案，并對其在加高斯白噪聲信道條件下進行了仿真，其結果證明了本方案的優越性。

1四相序列原理

由于信道帶寬的限制和抗干擾能力的要求，采用四相序列擴頻技術，四相序列擴頻可實現較高的擴頻處理增益，而同時保持較低的信號帶寬。四相序列擴頻技術是選出若干組準正交擴頻碼，每31個擴頻碼攜帶8 bit信息進行傳輸。每組擴頻碼傳送了8 bit，假如傳輸碼率為4 Mbit.s-1，擴頻后的信道符號速率是4Mbit.s-1×31 bit/8 bit=15.5 Mbit.s-1，按2倍符號速率計算傳輸帶寬為31 MHz，實際使用中四相擴頻序列經過基帶成形濾波后，傳輸帶寬可降低至28 MHz以內。

四相序列的定義：Z4={0，1，2，3}上的A族四相序列由非全零的遞歸方程來定義，其特征多項式是A4上的不可約本源元，其中r是特征多項式的階數，其多項式可表示為

式中的加法和乘法運算是在Z4上進行的，Z4上的計算如表1所示。由于基于整數的乘法運算下只有元素1和3存在逆元，所以系數p0的選擇受到限制，另外取得循環序列的關鍵是移位寄存器的初始狀態。

以選用3階為例，對特征多項式f（x）=x3+2x2+x+3對應置9種不同的初始值，可獲得9個長度是7的四相循環序列，如表2所示。

每個初始序列經過5級移位和反饋模4的計算又可得到31個準正交序列，一共可產生279個序列，滿足8 bit的256個擴頻序列要求。

2四相序擴頻技術實現

為精確估計擴頻序列同步頭，本文對發送數據進行前導碼插入。數據幀結構如圖1所示，每幀數據包括32 bit的前導碼和31個擴頻碼組，每個擴頻碼組是31個碼元的四相序列。通過插入前導碼進行相位校正，從而可以準確同步序列。

圖1 調制數據幀結構示意圖

四相序擴頻調制結構如圖2所示。除了前導序列外，其他31組8 bit數據用來選擇相應的四相序擴頻碼，經與前導碼混合后，再經數字上變頻、DA輸出模擬信號，最后射頻調制發射。數據碼率為4：Mbit.s-1，每31個擴頻碼組插入32 bit同步碼，每個擴頻幀間隔調制的數據比特數為280，有效傳輸數據比特數248，從而大幅提高了數據的傳輸速率。由圖2可知，中頻信號112 MHz，經上變頻到2 400 MHz輸出。

圖2 四相序擴頻調制發送流程圖

四相序擴頻系統的解調單元結構如圖3所示。接收信號首先經過射頻解調得到復頻域中頻信號，經D/A量化、數字濾波和數字下變頻后，一路送入前導碼檢測器，同時也送入四相序解擴相關器，前導碼檢測器找到擴頻同步信號，相序解擴相關器在收到同步信號后，將接收數據和擴頻序列進行相關性計算，找到對應的8 bit數據輸出，其中四相序解擴模塊的詳細結構如圖3所示。

圖3 接收通道信息處理流程圖

3仿真驗證及結論

圖4 四相擴頻和QPSK在高斯信息下的性能仿真

對傳輸碼率4 Mbit.s-1分別采用四相序列擴頻和QPSK在高斯信道中進行了仿真。四相序擴頻是每8 bit信息數據（4個QPSK符號）映射成31個碼元的四相序列擴頻序列（31個QPSK符號），四相序列擴頻的理論增益是10log（31/4）=8.9 dB.從圖4中可分析出四相序列擴頻在SNR=2 dB和QPSK在SNR=11 dB時的性能相當，誤碼等級為7e-4.四相序列擴頻在SNR》2 dB時，性能提升明顯，每次以8×105個數據進行仿真，沒有出現誤碼；相同情況下，QPSK在SNR達到13 dB時仍有誤碼出現。經仿真驗證，四相擴頻在帶寬有限的情況下，四相擴頻數據以8 bit進行分組，四相擴頻的信道編碼的性能提升比QPSK更明顯，能較好地提升信號增益，減少誤碼率，為擴頻高速通信提供良好的技術支持。