很久以前人們便預測，未來的設計與測試會相互結(jié)合--在完整的系統(tǒng)設計流程中，這兩種一向井水不犯河水的功能會整合在一起。只要納入符合設計的測??試定義與操作，整合兩者的好處可說是顯而易見，不僅能縮短上市時間，還可以提高整體品質(zhì)。這些測試臺可于系統(tǒng)設計流程中重復使用，因其包含模擬、操作，以至于最終系統(tǒng)部署等步驟。

為整合設計與測試，尤其是針對射頻(RF)通信等較為復雜的功能，系統(tǒng)設計軟件與所選語言必須能同時針對測試與操作，在整個設計周期中有效運作。

一般而言，用于模擬/設計系統(tǒng)的工具與技術(shù)不同于運用在操作系統(tǒng)的工具與技術(shù)。此外，設計/操作專用的工具和語言也不同于測試工具和語言。這樣一來，便需要不同的團隊，各有各的職責與工具，所以不僅會提高溝通的難度，也會因此降低設計與測試中重復使用程序碼的流暢度。

以上這些情況都會有損設計/測試相互整合的好處，因此理想的系統(tǒng)設計軟件一定要提供可同時用于模擬、操作、測試的單一語言，并且盡量重復使用所有的設計函式與相位。

傳統(tǒng)做法枝節(jié)橫生

一般來說，如果特定工具能同時用于設計流程的各種相位與函式，是因為這種工具會盡量減少每個相位與函式間的阻礙，而非建立通用的環(huán)境和語言。例如，在新興RF通信標準的開發(fā)流程中，通信系統(tǒng)設計專家可能會僅以運算式與數(shù)學的角度出發(fā)，進而制作模型并模擬通信串流。

如要測試此模型，設計人員可能會建置自己的測試臺，但假若是針對業(yè)界標準的通信協(xié)定，就可能會重復使用合格的測試臺。一旦能符合設計函式，設計就算告一個段落，操作團隊會接手運算式，并且動手將數(shù)學運算式編譯成操作運算式，這時通常會根據(jù)相關的執(zhí)行需求來決定該使用ANSI C或硬體描述語言(HDL)(圖1)。

圖1 「V」程序圖通常用來代表理想的設計、操作、測試流程。在整個「V」程序圖中一律使用某種系統(tǒng)設計語言，這樣做不僅能有效重復運用相關知識和運算式，也可以減少編譯錯誤，同時縮短發(fā)現(xiàn)錯誤并加以修正的時間。

此外，測試臺本身也須要經(jīng)過編譯。這項工作需要另一個不同職能的團隊負責，而且編譯過程中如果出現(xiàn)任何遺漏，經(jīng)常會造成新的錯誤，也可能會縮小測試范圍。如果初始編譯層不夠復雜，就必須從頭設計或什至會發(fā)現(xiàn)其他操作錯誤，讓整個情況雪上加霜。設計運算式無法銜接操作流程，會進一步延緩發(fā)現(xiàn)錯誤并加以修正的時程。

為緩和這類問題，許多工具都加入自動產(chǎn)生程序碼的步驟，進而提高模擬程序碼編譯成ANSI C或HDL的速度。雖然這么做有助于加速遷移至處理器或現(xiàn)場可編程閘陣列(FPGA)，卻無法避免系統(tǒng)部署與除錯等需求，這必須交由熟悉ANSI C或HDL的人員負責；即便原始設計并不完美，但自動產(chǎn)生的程序碼可能也有某種缺陷。

圖形化軟件提供單一工具方法

市面上有眾多的系統(tǒng)軟件，以產(chǎn)品時程的觀點來看，圖形化軟件所提供的成效可以大幅協(xié)助工程師縮短測試時間，以美商國家儀器(NI)LabVIEW系統(tǒng)設計軟件為例，此軟件提供全然不同的選擇，通信設計人員可在制作通信串流模型與直接操作測試臺時一并使用。如果系統(tǒng)設計人員對設計與測試成果感到滿意，即可將設計運算式直接用于處理器或FPGA以便進行操作。

從早期探索性質(zhì)的設計階段開始，一直到最終的操作階段，系統(tǒng)設計人員都能使用相同的環(huán)境、運算式、除錯與測試方法。這樣一來，即可有效重復使用相關知識和運算式，也可以減少編譯錯誤，同時縮短發(fā)現(xiàn)錯誤并加以修正的時間。

至于純函式的數(shù)字信號處理(DSP)類型運算式，系統(tǒng)設計人員可以超高速度操作運算式并加以除錯，這是連續(xù)時域模擬方式所望塵莫及的。至于針對FPGA的設計模擬，還能進一步突顯這項好處。

提供RF通信設計測試彈性

針對RF應用整合設計與測試的議題，通信設計也為這種趨勢帶來某種程度的復雜問題。最重要的是，若要測試RF接收器，必須先建置傳輸器，如果想測試傳輸器，又得先建置接收器。

一般來說，這些測試器的信號與測量特性必須勝過設計本身的相關特性。此外，RF通信方法與標準日新月異，因此測試器的彈性與速度也必須與時俱進。所以就RF領域而言，理想的測試儀器必須能快速重復使用傳輸/接收DSP表達式，同時具有最優(yōu)異的性能與彈性(圖2)。

圖2 NI PXIe-5644R矢量信號收發(fā)器的架構(gòu)能夠模擬使用者可修改的DSP區(qū)塊，并且部署至主機或裝置硬件。另一個輸入/輸出與內(nèi)存接口都可修改，進而彌補表達式設計的不足。

制作這類測試器的傳統(tǒng)方式為打造固定功能的儀器，以便測量/測試特定的通信類別。若要整合設計與測試，除了測試流程、測試臺、附屬裝置等必須納入設計流程外，最理想的狀況則是設計和測試能與實際硬件和信號共同運作，而不只是模擬。

其中轉(zhuǎn)換的關鍵，以及從表達式設計到最終部署(無論是設計本身或測試器)常見的困難，就是適當整合實際時間與更重要的硬件輸入輸出(I/O)及信號校準。一般就設計與測試函式而言，DSP表達式設計人員不同于可操作裝置硬件(包含I/O整合)的團隊。

通過矢量信號收發(fā)器與這種LabVIEW可配置輸入輸出(RIO)可程序化裝置，提供可重新設定功能、彈性優(yōu)異的RF硬件平臺，其中包含充分優(yōu)化的IP區(qū)塊。這些區(qū)塊有助于掌握常見的復雜問題，例如高速模擬/數(shù)字(A/D)與數(shù)字/模擬(D/A)整合信號校準功能，以及直接內(nèi)存訪問(DMA)數(shù)據(jù)串流至主機處理器與高速內(nèi)建內(nèi)存。

此種已納入矢量信號收發(fā)器的硅智財(IP)可處理三項非常重要的基本特性。首先，此IP可在桌面計算機執(zhí)行仿真，所以能在表達式設計流程中使用。再者，必要時原始碼可用于參考與修正。最后，如先前所述，可以順利改用于實際的實時執(zhí)行。

設計/開發(fā)/部署　整合勢在必行

如要打造出從表達式到部署一手包辦的完整系統(tǒng)設計流程，必須全面綜合軟硬件的相關概念。軟件必須納入適當?shù)臅r程、I/O與DSP表達式IP。這個IP不只須要在模擬階段執(zhí)行，同時也必須在設計時間中快速執(zhí)行功能除錯，最后再把測試與設計程序代碼從桌面計算機環(huán)境遷移至可重新程序化的部署硬件內(nèi)。

個人所開發(fā)的表達式與測試就是關鍵IP，而系統(tǒng)設計工具的任務就是讓用戶隨時都可以重復使用相同的IP，原始設計與最終操作幾乎沒有差異，借此提高用戶的生產(chǎn)力。若要達成這樣的目標，就只能依賴專為操作而設計的系統(tǒng)設計軟件，這種軟件具有開放式且可重復使用的基礎區(qū)塊，此外還搭配迭代設計流程專屬的可重設硬件。慎選系統(tǒng)設計軟件加上具有RIO功能的矢量信號收發(fā)器，絕對能讓使用者如虎添翼。