作者：ADI公司 Pablo Perez， Jr.，高級應用工程師 ｜ John Martin Dela Cruz，應用工程師

簡介

本信號鏈電源優化系列文章的第1部分討論了如何量化電源噪聲以確定其影響信號鏈器件的哪些參數。通過確定信號處理器件可以接受而不影響其所產生信號的完整性的實際噪聲限值，可以創建優化的配電網絡（PDN）。在第2部分中，該方法被應用于高速模數和數模轉換器，證明將噪聲降低到必要水平并不一定要提高成本、增加尺寸、降低效率。這些設計參數實際上可以在一個優化的電源解決方案中滿足。

本文重點關注信號鏈的另一部分——RF收發器。本文將探討器件對來自各電源軌的噪聲的敏感度，確定哪些器件需要額外的噪聲濾波。本文提供了一種優化的電源解決方案，并通過將其SFDR和相位噪聲性能與當前PDN（當連接到RF收發器時）進行比較來進一步驗證。

優化ADRV9009 6 GHz雙通道RF收發器的電源系統

ADRV9009是一款高集成度射頻（RF）、捷變收發器，提供雙通道發射器和接收器、集成式頻率合成器以及數字信號處理功能。這款IC具備多樣化的高性能和低功耗組合，可滿足3G、4G和5G宏蜂窩時分雙工（TDD）基站應用要求。

圖1.ADRV9009雙通道收發器的標準評估板配電網絡。此設置使用一個ADP5054四通道穩壓器和四個LDO后置穩壓器來滿足噪聲規格，并最大限度地提高收發器的性能。目標是改善該解決方案。

圖1顯示了ADRV9009雙通道收發器的標準PDN。PDN由一個ADP5054四通道開關穩壓器和四個線性穩壓器組成。這里的目標是了解配電網絡的哪些性能參數可以改善，同時產生的噪聲不會降低收發器的性能。

如本系列文章所述1，2，為了優化PDN，量化ADRV9009對電源噪聲的敏感度是必要的。ADRV9009 6 GHz雙通道RF收發器需要如下五個不同的電源軌：

• 1.3 V模擬（VDDA1P3_AN）
• 1.3 V數字（VDDD1P3_DIG）
• 1.8 V發射器和BB （VDDA_1P8）
• 2.5 V接口（VDD_INTERFACE）
• 3.3 V輔助（VDDA_3P3）

分析

圖2顯示了模擬電源軌（VDDA1P3_AN、VDDA_1P8和VDDA_3P3）的接收器1端口PSMR結果。對于數字電源軌（VDDD1P3_DIG和VDD_INTERFACE），我們利用信號發生器能夠產生的最大注入紋波在輸出頻譜中未產生雜散，因此我們無需擔心最小化這些電源軌上的紋波。調制雜散幅度用dBFS表示，其中最大輸出功率（0 dBF）相當于50Ω系統中的7 dBm或1415.89 mV p-p。

圖2.ADRV9009收發器的模擬電源軌在接收器1處的PSMR性能

對于VDDA1P3_AN電源軌，測量是在收發器板的兩個不同分支上進行。請注意，在圖2中，PSMR在《200kHz紋波頻率時低于0 dB，表示這些頻率下的紋波產生更高的相同幅度調制雜散。這意味著在200 kHz以下，接收器1對VDDA1P3_AN電源軌產生的最小紋波也非常敏感。

VDDA_1P8電源軌在收發器板上分為兩個分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX電源軌在100 kHz時達到最小PSMR，約為27 dB，對應于100kHz紋波的63.25 mV p-p，產生2.77 mV p-p的調制雜散。VDDA1P8_BB在5 MHz紋波頻率時測量約11 dB的最小值，相當于0.136 mV p-p的注入紋波產生的0.038 mV p-p雜散。

VDDA_3P3數據顯示，在大約130 kHz及以下，PSMR低于0 dB，表示接收器1處的RF信號對來自VDDA_3P3的噪聲非常敏感。該電源軌的PSMR隨著頻率提高而上升，在5 MHz達到72.5 dB。

總之，PSMR結果表明，在這些電源軌中，VDDA1P3_AN和VDDA_3P3電源軌噪聲最令人擔憂，貢獻了ADRV9009收發器最大部分的耦合到接收器1的紋波量。

圖3.ADRV9009收發器的模擬電源軌在接收器1處的PSRR性能

圖3顯示了ADRV9009模擬電源軌的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz時保持平坦，約為60 dB；在5 MHz時略有下降，最小值為46 dB。這可以被視為5 MHz的0.127 mV p-p紋波，其產生0.001 mV p-p雜散，該雜散與調制RF信號一起位于LO頻率之上。

ADRV9009的VDDA1P8_BB電源軌的PSRR在5 MHz時達到約47 dB的最小值，而VDDA1P8_TX電源軌的PSRR不會低于約80 dB。在1 MHz以下的頻譜中，VDDA_3P3的PSRR高于所示的90 dB。測量在90 dB時發生削波，因為最高1 MHz的最大注入紋波為20 mV p-p——這不夠高，無法產生高于本振的本底噪聲的雜散。該電源軌的PSRR高于所示的1 MHz以下的情況，因為隨著頻率提高，它在4 MHz時下降到76.8 dB，其最低值在10 kHz至10 MHz范圍內。

與PSMR結果類似，PSRR數據表明，耦合到本振頻率（特別是高于1 MHz）的大部分噪聲來自VDDA1P3_AN和VDDA_3P3電源軌。

為了確定電源是否能夠滿足噪聲要求，測量直流電源的紋波輸出，并繪制一個100 Hz至100 MHz頻率范圍的波形，例如圖4所示。在該頻譜上增加一個覆蓋層：調制信號上將出現邊帶雜散的閾值。覆蓋的數據是通過在幾個參考點將正弦紋波注入到指定電源軌而獲得的，用以了解什么紋波水平產生邊帶雜散，如本系列的第1部分所討論的。

圖4至圖6中所示的閾值數據是針對收發器最敏感的三個電源軌的。圖中顯示了不同DC-DC轉換器配置、使能/未使能展頻（SSFM）、通過LDO穩壓器或低通（LC）濾波器進行更多濾波等情況下的電源軌頻譜。這些波形是在電源板上測量，并留下了比噪聲限值低6 dB甚至更多的裕量。

圖4.為VDDA1P3_AN電源軌供電的LTM8063（不同配置）的輸出噪聲頻譜，

以及該電源軌允許的最大紋波。

測試

圖4顯示了VDDA1P3_AN電源軌的雜散閾值，以及LTM8063 μModule?穩壓器不同配置的實測噪聲頻譜。 如圖4所示，在禁用展頻（SSFM）的情況下，使用LTM8063為電源軌直接供電，在LTM8063的基波工作頻率和諧波頻率處產生超過閾值的紋波。具體說來，紋波在1.1 MHz時超過限值0.57 mV，表明需要后置穩壓器和濾波器的某種組合來抑制開關穩壓器的噪聲。

如果僅增加LC濾波器（無LDO穩壓器），則開關頻率處的紋波剛剛達到最大允許的紋波——可能沒有足夠的設計裕量來確保收發器性能最佳。增加ADP1764 LDO后置穩壓器并開啟LTM8063的展頻模式，可以降低整個頻譜上的基波開關紋波幅度及其諧波，以及SSFM在1/f區域中引起的噪聲峰值。 通過開啟SSFM并增加LDO穩壓器和LC濾波器，可以實現最佳效果，降低開關動作所引起的剩余噪聲，給最大允許紋波留下約18 dB的裕量。

展頻將噪聲擴散到更寬頻帶上，從而降低開關頻率及其諧波處的峰值和平均噪聲。這是通過3 kHz三角波上下調制開關頻率來做到的。這會在3 kHz處引入新的紋波，LDO穩壓器會進行處理。

使能SSFM后，由此產生的低頻紋波及其諧波在圖5和圖6所示的VDDA_1P8和VDDA_3P3輸出頻譜中顯而易見。如圖5所示，使能SSFM時LTM8074的噪聲頻譜為VDDA_1P8電源軌的最大允許紋波提供最小約8 dB的裕量。因此，滿足此電源軌的噪聲要求不需要后置穩壓器濾波。

圖5.為VDDA_1P8電源軌供電的LTM8074（SSFM開啟）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

圖6.為VDDA_3P3電源軌供電的LTM8074（不同配置）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

請注意電源軌對低頻紋波的敏感性，因為此噪聲可能在3.3 V供電的時鐘中引起相位抖動。

圖6顯示了LTM8074 μModule穩壓器不同配置的噪聲頻譜，以及3.3V VDDA_3P3電源軌的最大噪聲要求。對于此電源軌，我們使用LTM8074 Silent Switcher?μModule穩壓器來分析結果。僅使用LTM8074的配置（無濾波器或LDO后置穩壓器）產生的噪聲超過限值，無論是否使能展頻模式。

兩個備選配置的結果符合》6 dB裕量的噪聲規格：未使能SSFM的LTM8074加上LC濾波器，以及使能SSFM的LTM8074加上LDO后置穩壓器。雖然二者均以充足的裕量滿足了要求，但LDO后置穩壓器解決方案在此更有優勢。這是因為VDDA_3P3電源軌還提供3P3V_CLK1時鐘電源，因此1/f噪聲的減少相對更重要——如果不予處理，這里的噪聲可以轉化為本振中的相位抖動。

圖7.使用LTM8063和LTM8074 μModule穩壓器的ADRV9009收發器優化PDN

優化解決方案

基于上述測試結果，圖7顯示了一種優化解決方案，當用在ADRV9009收發器板上時，它能提供》6 dB的噪聲裕量。

表1顯示了優化PDN與標準PDN的對比。組件大小減小29.8%，效率從66.9%提高到69.9%，整體節能0.5 W。

表1.ADRV9009優化PDN與當前PDN的比較

為了驗證該優化電源解決方案在系統噪聲性能方面的效果，我們執行了相位噪聲測量。將圖7中的優化解決方案與控制案例——ADRV9009評估板的工程版本，即使用圖1所示PDN的AD9378評估板——進行比較。使用相同電路板，但采用圖7所示的PDN，比較相位噪聲結果。理想情況下，優化解決方案達到或超過數據手冊參考曲線所示的性能。

圖8.ADP5054與μModule器件的PSU之間的AD9378相位噪聲性能比較，

測量條件：LO = 1900 MHz，PLL BW = 425 kHz，穩定性 = 8。

圖8比較了使用標準ADP5054電源的AD9378評估板相位噪聲結果與使用LTM8063和LTM8074電源的同一評估板的結果。相比于ADP5054電源解決方案，μModule電源解決方案的性能略優，高出大約2 dB。如圖8和表2所示，由于外部本振使用了低相位噪聲信號發生器，兩種電源解決方案的測量結果均顯著低于數據手冊規格。

表2.相位噪聲測量結果，LO = 1900 MHz

采用兩種電源解決方案的收發器的SFDR測量結果如表3所示，兩種方案的性能相當，除了LO = 3800 MHz，這種情況下ADP5054的開關紋波開始在載波信號輸出頻譜上產生調制雜散，如圖9所示。

表3.ADRV9009收發器SFDR性能

圖9.發射器1載波信號和電源開關頻率引起的雜散頻率。

測量條件：LO = 3800 MHz，Fbb = 7 MHz，–10 dBm。

結論

不同應用有不同要求，評估板的配電網絡可能需要進一步改進或改變。量化信號處理IC噪聲要求的能力為電源設計或只是優化現有電源解決方案提供了更有效的方式。對于ADRV9009之類的高性能RF收發器，在PDN中設置噪聲注入以確定可容許多大電源噪聲，有助于我們改進當前PDN的空間需求、效率和至關重要的熱性能。請繼續關注本電源系統優化系列的后續篇目。

作者簡介

Pablo Perez， Jr.于2019年5月加入ADI公司，擔任ADEF高級應用工程師。他的工作經驗包括修改和評估不同應用領域（工業、電信、醫療、軍事）的標準開關模式電源，以及線性穩壓器、開關穩壓器和電源管理IC的設計驗證和樣本評估。Pablo畢業于菲律賓奎松省盧塞納市的Manuel S. Enverga University Foundation， Inc.，獲得電子與通信工程學士學位。

John Martin Dela Cruz于2020年10月加入ADI公司，擔任電源應用工程師。他主要負責航空航天和防務（ADEF）電源系統。他畢業于菲律賓大學（位于菲律賓奎松市迪里曼），獲電子工程學士學位。