基于DP標準的擴頻時鐘發生器系統參數研究

1 引言
??? DP(DisplayPort)接口標準旨在尋求代替計算機的數字視頻接口DVI(Digital Visual Interface)、LCD顯示器的低壓差分信號LVDS(Low Voltage Differential Signal)，作為設備間和設備內的工業標準，并在若干領域躍過DVI和高清晰多媒體接口HDMI(High Definition Multimedia Interface)這兩種接口標準。DP利用目前交流耦合電壓差分的PCI Express電氣層，有1～4個工作速率為217 Gb/s的數據對(Lanes)，最高可獲得4條通道總共多達10．8 Gb/s的帶寬。時鐘不是分離的，而是內置于Lanes。傳輸命令和控制的輔助數據通道是雙向的，最高傳輸比特率可達1 Mh／s。DP支持的最大傳輸距離為15 m，而其工作電平比DVI更低。
??? 電子產品的性能不斷提高，其微處理器的頻率也在不斷增加，由此產生的電磁干擾會影響電子產品的正常使用。為抑制電磁干擾，研究者們先后開發出屏蔽、脈沖整形、濾波、低電壓差分時鐘、特殊版圖布局、擴頻時鐘發生器等方法，其中擴頻時鐘發生器可有效減小峰值和諧波功率，且可通過電路設計去實現，從而得到了廣泛應用。這里擴頻時鐘的實現方法是直接對控制電壓進行調制，從而線性影響輸出時鐘的頻率。調制信號對于輸出是帶通的，調制頻率應在帶通范圍內：該信號經分頻器后作為鑒頻鑒相器的輸出，需使調制信號的頻率小于環路帶寬K。

2 系統參數設計
??? 該設計的主要任務是在合理設計鎖相環路的基礎上運用外加電荷泵對壓控振蕩器的控制電壓進行三角波調制，得到所需的擴頻時鐘。圖1為擴頻時鐘發生器系統框圖。

2．1 鎖相環工作原理
??? 作為一種集成電路模塊，鎖相環在電氣測控或功率變換系統中用來對輸人信號進行處理后輸出一個時鐘信號，并使該時鐘信號與指定頻率信號(一般為基頻信號)具有相同的頻率和相位信息，即使這兩個信號具有同步性(或稱相干性)。鎖相環的基本組件包括鑒相器、環路濾波器和壓控振蕩器，三者形成一個負反饋環路結構，如圖2所示。鑒相器用于判斷壓控振蕩器的輸出信號與輸入信號之間的相差幅度，輸出至低通濾波器進行濾波和平滑，以消除高頻干擾和其他不穩定因素的影響，并以此作為壓控振蕩器的控制信號。壓控振蕩器根據相位誤差信號，自適應地調節內部時鐘輸出信號，使其頻率和相位與輸入信號保持一致，實現鎖相功能。

??? 設鎖相環的輸入信號為u1(t)，壓控振蕩器的輸出信號為u2(t)，且可表示為：

??
式中，ω1和ω2為信號角頻率，θ1和θ2為信號相位。

?對于乘法型鑒相器，其輸出的低頻分量為：

?????? 式中，Kd為相差放大系數。
??? 經反饋調節后，鑒頻鑒相器的輸出相差將很小，式(3)可近似為：

???

環路濾波器具有多種形式，這里以一階低通濾波器為例，如圖3所示。

??? 壓控振蕩器也具有多種形式，一般地，其輸出信號的相位信息與輸入電壓uf之間滿足：

?

? 式中，ω0為壓控振蕩器的中心頻率，K0為積分系數。
??? 經負反饋調節后，鑒相器輸出信號的頻率ω2與ω0相差很小，因而得到：

?當輸入信號頻率ω1(t)由于某種原因而發生變化時，必然引起相位信息的變化，該相位變化將直接反映在鑒相器輸出與相位誤差成比例的電壓ud(t)上，再經低通濾波器取出的其中緩變量，進一步調節壓控振蕩器的輸出信號與輸入信號同步。可見，鎖相環實現的是一種有差的相位負反饋控制。
??? 從信號加至鎖相環的輸入端開始，直到環路進入鎖定穩態的全過程，稱為捕獲時間(亦稱過渡時間)。捕獲時間的大小不僅取決于環路的參數和起始狀態，還與輸入信號的形式密切相關。對于給定的環路設置，鎖相環能否進入同步，還取決于起始頻率差，若起始頻率差超過某一范圍，環路就不再具有捕獲功能，難以實現對輸入信號的同步跟蹤。這個有效頻率范圍稱為環路的捕獲帶。捕獲帶的寬度與環路的增益有關，增益越大，捕獲帶越窄。同步狀態即經捕獲使環路的狀態穩定在|θe (t)|≤ε1和|θe(t)-2nπ|≤ε2，其中θe(t)表示相位差的變化速率，ε1和ε2為兩個很小的正數。若輸入信號的頻率恒定不變，則環路進入同步狀態后，輸出信號與輸入信號之間的頻率差為零，相位差為2nπ，即|fe(t)|=0且θe(t)=2nπ；若輸入信號的頻率處于連續瞬變狀態，即使其頻率變化處于環路的捕獲帶內，也會出現動態的跟蹤誤差，這是因為環路對于不同頻率信號的捕獲時間(過渡過程)有所不同。
2．2 系統參數設定
??? 鎖相環路的系統參數在穩定時間、功耗、噪聲等方面存在折衷關系，所以設定參數需優先考慮某些因素，再優化。
??? (1)壓控振蕩器的電壓靈敏度KV
??? 在不清楚輸入電壓的情況下，首先假設壓控振蕩器的線性范圍為1．1～2．4 V。為使其在各個工藝角下均能線性覆蓋810 MHz和1 350 MHz兩個頻率點，線性范圍略縮小。則：
??? Kv≈2(1 350-810)/(2．4-1．1)=830 MHz／V
??? 此值在對應具體壓控振蕩器時需考慮相位噪聲、線性度、功耗等因素進行折衷。這里采用的雙差分環形振蕩器實際仿真得到KV=970 MHz。
??? (2)調制濾波器電流IS和調制頻率f
??? 為便于分析，分解出其調制部分，如圖4所示，IP表示環路濾波器的電流，IS是調制濾波器的電流

??? 當環路進入穩定狀態后，Ip近似為0，得到傳遞函數：

???

當滿足R1C1=R2C2時，近似得到：

?因而產生三角波調制控制電壓的效果，其電流比值可由式(2)推導出：

????? 式中，f是調制波形的頻率，△f是輸出頻率的調制幅度。

?把f=30 kHz，△f=8．1/2 MHz(或13．5／2 MHz)，KV=970 MHz代入式(3)，得到，IS/(C1+C2)=250 A／F(或417 A／F)，考慮到濾波器電流穩定性及電容大小，取Is=2．5μA，C1+C2=10 nF(或6nF)，這里的電容值表示實際應取電容量級，不是最終值。
??? (3)確定環路帶寬K
??? 環路帶寬需綜合考慮噪聲抑制和鎖定時間等因素。這里的調制濾波器可形象地認為是人為的在壓控振蕩器的輸入端加入一個噪聲源，這個噪聲雖然對于時鐘輸出是必須的，但經環路后在鑒頻鑒相器的輸入端卻是需要被濾去的，否則將影響鎖相環環路的穩定性。濾波器只考慮R1，C1，經簡單推導，得到傳遞函數如下：
??
??? 式中,fin是鑒頻鑒相器的輸入，IS是調制濾波器的電流。
??? 式(4)簡單描述鑒頻鑒相器的反饋輸入與調制濾波器電流的關系。該傳遞函數具有低通特性，有s1和s2兩個極點，通過假設s1>>s2得到s1=K，s2=1/R1C1=ωz，式(11)可表示為：

???

為抑制調制濾波器對環路的影響，除增大充電電流減小直流增益外，通過減小帶寬K和鎖相環的零點ωZ也能得到一定效果。但同時還需考慮對于壓控振蕩器的高頻噪聲。通過行為級仿真，帶寬K取75 kHz。
??? (4)相位裕度取值
??? 相位裕度取60°，對應γ=4，零點ωZ應處于K/4的位置，即37．5πkHz，而極點ωP1應處于4 K的位置，即600π kHz。在采用三階濾波器時，需考慮引入的極點對相位裕度的影響，故γ一般取為5～6。
??

??? (5)濾波器中電流的選擇
??? 濾波器充電電流IP=500μA。該電流值受限于濾波器電容的取值。
??? (6)計算RP(R1+R2)
??? 對應于810 MHz和1 350 MHz的輸出頻率，分別取，N值為900和1 500。

??? 計算C1=9．1 nF或5．4 nF，C2=0．6 nF或0．364 nF。
??? (8)R3和C3的取值
??? 選擇合適的R3和C3值以對毛刺進行濾波衰減。

??
??? 由相位裕度的影響可知，R3和C3必須滿足：R3>2RP，C3<1／10C1。其中,fref是輸入參考頻率，是額外的衰減值(dB)。取ATTEN=10 dB,fref=900 kHz，得到R3=3 kΩ，C3=174 pF。
??? 以上計算所得參數還需滿足使調制濾波器可進行三角波調制的條件，另外還需考慮減少用來控制濾波器參數的傳輸門及穩定性等因素。

3 系統仿真
??? 這里采用的系統參數設計帶有一定的經驗性，但其理論依據是線性反饋控制系統理論，圖5、圖6、圖7和圖8列出了使用PLLsim軟件對環路進行仿真的結果。

4 結束語
??? 基于DP標準的發射端擴頻時鐘發生器的性能依賴于初始參數。根據線性反饋控制系統理論并結合實際經驗，對該組系統參數進行分析，在綜合考慮數模混合電路的功耗、面積、性能等因素的基礎上，設計鎖相環的整體參數及各模塊的性能參數。給出一組性能較優的參數值，該組參數為電荷泵和壓控振蕩器提供了穩定的電流和電壓。另外，采用三角波調制壓控振蕩器控制電壓的方法減小電磁干擾。最后，使用PLLsim軟件對環路進行仿真，得到了較滿意的效果。