TI新推6核DSP，兼具極低功耗和高性能

　以前我們依靠時鐘衡量DSP性能高低，然而這樣的對應關系并非線性，而市場的需求卻在線性增長，那如何實現性能的提升？　　

　　“有兩種方式：多核并行處理和DSP陣列，”在2009年11月5日德州儀器6核DSP—— TMS320C6472的發布會上，其通用DSP業務發展經理鄭小龍告訴EEWORLD，其中，DSP陣列可以依靠在高性能DSP上增加高速接口實現，但這時卻又碰到了另外一個問題：系統功耗和尺寸非常大。聰明的芯片廠家將多個DSP核集成在一起，于是出現了“多核DSP”的概念。

　　　　
德州儀器半導體技術（上海）有限公司通用DSP業務發展經理鄭小龍

　　今天推出的這款6核DSP就是其中之一。與此前TI推出的C6474一樣，其前綴“TMS320”是TI DSP的標準型號，其后的“64”說明這是高性能系列，而“7”專指多核DSP，“2”則說明其功耗很低，旨在滿足要求極低功耗的處理密集型應用的需求。?

　　TI C6472是TI針對電源優化的多核處理器， 在業界總工作頻率為 3GHz 的所有多核 DSP 中，C6472 DSP 具有最高的處理性能與最低的功耗，可實現 3.7W 性能與 0.15mW/MIPS 低功耗。TI 該款低功耗 C6472 可用于支持能夠驅動多通道、要求最高性能密度以及設計人員需要實現復雜功能的應用領域。此外，采用 C6472 的眾多應用都無需任何外部存儲器，從而不僅能夠進一步改進功率曲線，同時還能大幅降低器件成本。這些器件理想適用于廣泛的應用領域，如高端工業應用、測試測量、通信、醫療影像、高端成像及視頻，以及刀片服務器等。為了加快在多核器件上優化運行代碼的編寫進程。

C6472 DSP 的主要特性與優勢：
? 6 顆高速 C64X+ DSP 內核，運行頻率為 500MHz、625MHz、700MHz，并能夠與其他 C64X+ DSP 內核實現全面后向兼容；
? 高達 4.2 GHz/33600 MMAC，4.8MB 片上 L1/L2 RAM；
? 擁有業界最低功耗，0.15 mW/MIPS 時性能達 3GHz；
? 優化的 DSP 架構能夠最大限度地提高片上子系統的性能。此類架構的優勢之一在于，除了每個內核都具備專用的 L1 和 L2 存儲器外，C6472 還具備每數據存儲器 768KB 的共享 L2 程序以及共享存儲控制器，能夠實現高效而靈活的DSP 內核間通信；
? 包含豐富的器件外設，如千兆以太網、串行高速 IO (SRIO)、DDR2、電信串行接口端口 (TSIP)、主機端口接口 (HPI)、Utopia、內置集成電路 (I2C) 總線以及通用輸入/輸出 (GPIO)。

據悉，TMS320C6472 現已開始供貨，每千片起價為140美元。同時，為了更便捷、更經濟地評估 C6472 器件的性能，TI 還同步推出了一款多核處理器評估板 (EVM)? —— TMDXEVM6472，據鄭小龍介紹，TI的開發工具分為幾百美元的入門套件和上千元的EVM，而此次推出的評估板，是一款極具性價比的評估模塊，以入門套件的價錢獲得了EVM的服務，此款EVM售價為349美元。

附：德州儀器高性能DSP發展策略