TI推出多核SoC顯著簡化通信基礎(chǔ)局端設(shè)備的設(shè)計(jì)

日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數(shù)字信號(hào)處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構(gòu)，該架構(gòu)在業(yè)界性能最高的 CPU 中同時(shí)集成了定點(diǎn)和浮點(diǎn)功能。TI 全新的多內(nèi)核 SoC 運(yùn)行頻率高達(dá) 1.2GHz，引擎性能高達(dá) 256 GMACS 和 128 GFLOPS，與市場中現(xiàn)有的解決方案相比，能夠?qū)崿F(xiàn) 5 倍的性能提升，從而可為廠商加速無線基站、媒體網(wǎng)關(guān)以及視頻基礎(chǔ)架構(gòu)設(shè)備等基礎(chǔ)局端產(chǎn)品的開發(fā)提供通用平臺(tái)。

知名的技術(shù)分析公司 BDTI 在其《InsideDSP》通訊中指出：“只要 TI 能成功實(shí)現(xiàn)性能方面的預(yù)期目標(biāo)，則必將提升主流 DSP 的性能水平。TI 進(jìn)一步致力于提供多內(nèi)核編程開發(fā)技術(shù)和環(huán)境的決定性舉措，將使其在易用性方面比其他 DSP 處理器廠商更具優(yōu)勢。”

主要特性與優(yōu)勢：
??創(chuàng)新型 SoC 架構(gòu)中的多個(gè)高性能 DSP 可實(shí)現(xiàn)高達(dá) 1.2GHz 的工作頻率；
??每個(gè) DSP 內(nèi)核均集成定點(diǎn)與浮點(diǎn)處理功能，完美地結(jié)合了易用性和無與倫比的信號(hào)處理性能；
??性能穩(wěn)健的工具套件、專用軟件庫和平臺(tái)軟件有助于縮短開發(fā)周期，提高調(diào)試與分析的效率；
??與其他 SoC 相比，每個(gè)內(nèi)核的 DMA 能力增強(qiáng) 5 倍、存儲(chǔ)器容量提高 2 倍，能夠確保為客戶提供高度穩(wěn)健的應(yīng)用性能；
??豐富的產(chǎn)品系列包括了各種器件，如適用于無線基站的四核器件，以及適用于媒體網(wǎng)關(guān)與網(wǎng)絡(luò)應(yīng)用的八核器件；
??TI 多核導(dǎo)航器 (Multicore Navigator) 支持內(nèi)核與存儲(chǔ)器存取之間的直接通信，從而解放外設(shè)存取，充分釋放多核性能；
??片上交換架構(gòu)——TeraNet 2 的速度高達(dá)每秒 2 兆兆位，可為所有 SoC 組成部分提供高帶寬和低時(shí)延互連；
??多核共享存儲(chǔ)器控制器可加快片上及外接存儲(chǔ)器存取速度；
??高性能 1 層、2 層與網(wǎng)絡(luò)協(xié)處理器。

TI 通信基礎(chǔ)局端業(yè)務(wù)部總經(jīng)理 Brian Glinsman 指出：“通信基礎(chǔ)局端設(shè)備制造商對實(shí)現(xiàn)產(chǎn)品差異化以及突破單個(gè)產(chǎn)品組合實(shí)現(xiàn)創(chuàng)新有著非常具體的要求。毋庸置疑，TI 能通過推出新平臺(tái)為客戶提供可滿足其未來多年需求的‘智能化設(shè)計(jì)方案’。利用這一全新的多內(nèi)核架構(gòu)，我們不光簡單地提高每個(gè)平臺(tái)上的內(nèi)核數(shù)量，而是通過顯著加強(qiáng) DSP 性能、采用全新系列的協(xié)處理器以及更低功耗來提升整體性能，從而不斷超越自我，以突破摩爾定律的速度推進(jìn)發(fā)展。”