調試模式則利用了用戶現有的Altera SignalTap調試環境。TAI Verification Module從TAI Logic Module中的多個FPGA獲取用戶定義的信號通過JTAG接口與SignalTap連接。

　　如下圖所示，TAI Verification Module直接插在了新的Quad S4 TAI Logic Module上：

?

　　最高能見度

　　Quad S4 Logic Module中每個FPGA的120信號都接到了Verification Module的FPGA中。用戶能在Quad S4 Logic Module的每個FPGA中進行120 x N信號的路徑選擇。在最初的軟件發布版本，N固定在4上，但是在今后的版本中這將由用戶來定義。所有的用戶必須在設計綜合前在RTL級選擇Probes并且將它們按照每個FPGA120個probe來進行分組。TAI Player Pro自動采用的多路復用技術將來自多個FPGA的調試信號發送至Verification Module的單個AlteraSignalTap，并保留RTL的名字。在使用Altera的SignalTap調試過程中的調試數據存儲在Verification Module FPGA的存儲器中只到預先設置的觸發條滿足。

?

　　邏輯模式

　　S4 TAI Verification Module能作為小規模的SoC或ASIC設計高達3.6M門容量的單個原型使用。S4 TAI Verification Module能配置在AlteraStratix IV 180或360 GX FPGA上，并且在4個 LM連接器上共有480個外部I/O，x4 PCIe Gen2接口和2對SMA接口的千兆比特收發器。

　　實用性

　　TAI Verification Module硬件現在已供使用。