通過FPU的動態(tài)開/關(guān)和電路實現(xiàn)

　　該處理器主要是通過兩方面的改進(jìn)實現(xiàn)的。一個方面是動態(tài)開/關(guān)浮點運算單元（FPU）的電源。即對CPU內(nèi)核執(zhí)行的命令進(jìn)行監(jiān)控，在FPU沒有運算命令時切斷FPU部分的電源。FPU在CPU內(nèi)核中占邏輯電路面積的20％，所以這一改進(jìn)可大幅削減耗電量。

　　另一方面是面向低電壓工作開發(fā)了專用標(biāo)準(zhǔn)單元庫。一般情況下，如果降低數(shù)字電路的電源電壓，晶體管的導(dǎo)通/截止比就會下降，工藝偏差的影響會相對變大，因此難以維持正常的邏輯運算。這種傾向在復(fù)雜的邏輯門電路中尤為顯著，所以此次從標(biāo)準(zhǔn)單元中去除了這種邏輯門。

　　比如，組合電路方面，去除了4段以上的堆棧構(gòu)造邏輯門，以及采用傳輸門的4輸入以上多路復(fù)用器。與3段構(gòu)造和3輸入相比，4段邏輯門與4輸入多路復(fù)用器的正規(guī)延遲時間的偏差分別增加了108％和127％。另外，寬度不到制造技術(shù)容許的最小寬度2倍的小規(guī)模邏輯門由于對工藝偏差的耐性低，也被去掉了。

圖1：英特爾公司的x86處理器“Claremont”

　　電路面積為2mm2，晶體管數(shù)量為600萬個。采用32nm工藝CMOS技術(shù)制造。

　　觸發(fā)器也有所改進(jìn)

　　除了組合電路，Claremont中還改進(jìn)了順序電路。改進(jìn)之處是擴大了順序電路內(nèi)的反饋路徑。另外，主從型觸發(fā)器方面，將普通傳輸門類型換成了時鐘逆變器類型，這是因為傳輸門雖然面積小，但難以在低電壓下工作。緩存存儲元件方面，采用了由10個晶體管構(gòu)成的單元，與由8個晶體管構(gòu)成的單元相比，電源電壓可降低0.25V。

　　時序分析方面，在0.5V、0.75V和1.05V三種電源電壓下分析了角點條件。結(jié)果證實，在0.5V的角點條件下獲得了充分的時序性能。在1.05V的角點條件下能以650MHz工作。面向1.05V的標(biāo)準(zhǔn)單元方面，雖然漏電流和電路面積較小，但低電壓時的處理性能較差，因此采用了面向0.5V的標(biāo)準(zhǔn)單元。

　　電力效率方面，在電源電壓為0.45V，接近閾值電壓時最高，為5830MIPS/W（圖2）。原因是，雖然降低電源電壓后動態(tài)電能會減少，但漏電損失的電能激增。