用于PCB品質驗證的時域串擾測量法分析
本文討論了串擾的組成，并向讀者展示了如何利用泰克的TDS8000B系列采樣示波器或CSA8000B系列通信信號分析儀來測量單面PCB板上的串擾。
隨著通信、視頻、網絡和計算機技術領域中數字系統的運行速度日益加快，對此類系統中的印刷電路板(PCB)的品質要求也越來越高。早期的PCB設計在面臨信號頻率日益增高和脈沖上升時間日益縮短的情況下已無法保證系統性能和工作要求。在目前的PCB設計中，我們需要利用傳輸線理論對PCB及其組件(邊緣連接器、微帶線和元器件插座)進行建模。只有充分了解PCB上串擾產生的形式、機制和后果，并采用相應技術最大程度地加以抑制，才能幫助我們提高包含PCB在內的系統的可靠性。本文主要圍繞PCB設計展開，但相信文中所討論的內容也有助于電纜和連接器的表征等其它應用場合使用。
串擾可能造成的后果
PCB設計師之所以關心串擾這一現象，是因為串擾可能造成以下性能方面的問題：
>噪聲電平升高，
>有害尖峰毛刺，
>數據邊沿抖動，
>意外的信號反射。
這幾個問題中哪些會對PCB設計有所影響取決于多方面因素，比如板上所用邏輯電路的特性、電路板的設計、串擾的模式(反向還是前向)以及干擾線和被干擾線兩邊的端接情況。下文提供的信息可幫助讀者加深對串擾的認識和研究，從而減小串擾對設計的影響。
研究串擾的方法
為了盡可能減小PCB設計中的串擾，我們必須在容抗和感抗之間尋找平衡點，力求達到額定阻抗值，因為PCB的可制造性要求傳輸線阻抗得到良好控制。在電路板設計完成之后，板上的元件、連接器和端接方式決定了哪種類型的串擾會對電路性能產生多大的影響。利用時域測量方法，通過計算拐點頻率和理解PCB串擾(Crosstalk-on-PCB)模型，可以幫助設計人員設置串擾分析的邊界范圍。
時域測量方法
為了測量與分析串擾，可采用頻域技術觀察頻譜中時鐘的諧波分量與這些諧波頻率上EMI最大值之間的關系。不過，對數字信號邊沿(從信號電平的10%上升到90%所用的時間)進行時域測量也是測量與分析串擾的一種手段，而且時域測量還有以下優點：數字信號邊沿的變化速度，或者說上升時間，直接體現了信號中每個頻率成分有多高。因此，由信號邊沿定義的信號速度(即上升時間)也能夠幫助揭示串擾的機制。而上升時間可直接用于計算拐點頻率。本文將使用上升時間測量方法對串擾進行闡述和測量。
拐點頻率
為保證一個數字系統能可靠工作，設計人員必須研究并驗證電路設計在拐點頻率以下的性能。對數字信號的頻域分析表明，高于拐點頻率的信號會被衰減，因而不會對串擾產生實質影響，而低于拐點頻率的信號所包含的能量足以影響電路工作。拐點頻率通過下式計算：
fknee = 0.5/ trise
PCB串擾模型
?本節給出的模型為不同形式串擾的研究提供了一個平臺，并闡明了兩條微帶線之間的互阻抗是如何在PCB上造成串擾的。圖1是一個概念性的互阻抗模型。
圖1：PCB上兩根走線之間的互阻抗。
互阻抗沿著兩條走線呈均勻分布。串擾在數字門電路向串擾線打出上升沿時產生，并沿著走線進行傳播：
1．互電容Cm和互電感Lm都會向相鄰的被干擾線上耦合或“串擾”一個電壓。
2．串擾電壓以寬度等于干擾線上脈沖上升時間的窄脈沖形式出現在被干擾線上。
3．在被干擾線上，串擾脈沖一分為二，然后開始向兩個相反的方向傳播。這就將串擾分成了兩部分：沿原干擾脈沖傳播方向傳播的前向串擾和沿相反方向向信號源傳播的反向串擾。
串擾類型與耦合機制
根據前面討論的模型，下面將介紹串擾的耦合機制，并討論前向和反向這兩種串擾類型。
電容耦合機制
電路中的互電容引起的干擾機制：
>干擾線上的脈沖到達電容時，會通過電容向被干擾線上耦合一個窄脈沖。
>該耦合脈沖的幅度由互電容的大小決定。
>然后，耦合脈沖一分為二，并開始沿被干擾線向兩個相反的方向傳播。
電感或變壓器耦合機制
電路中的互電感會引起如下的干擾：
>在干擾線上傳播的脈沖將對呈現電流尖峰的下個位置進行充電。
>這種電流尖峰會產生磁場，然后在被干擾線上感應出電流尖峰來。
>變壓器會在被干擾線上產生兩個極性相反的電壓尖峰：負尖峰按前向傳播，正尖峰按反向傳播。
圖2：電容耦合式串擾。
圖3：電感耦合式串擾。
圖4：反向串擾。
圖5：前向串擾。
反向串擾
上述模型導致的電容和電感耦合串擾電壓會在被干擾線的串擾位置產生累加效應。所導致的反向串擾包含以下特性：
>反向串擾是兩個相同極性脈沖之和。
>由于串擾位置隨干擾脈沖邊沿傳播，反向干擾在被干擾線源端呈現為低電平、寬脈沖信號，并且其寬度與走線長度存在對應關系。
>反射串擾幅度獨立于干擾線脈沖上升時間，但取決于互阻抗值。
前向串擾
需要重申的是，電容和電感耦合式串擾電壓會在被干擾線的串擾位置累加。前向串擾包括以下一些特性：
>前向串擾是兩個反極脈沖之和。因為極性相反，因此結果取決于電容和電感的相對值。
>前向串擾在被干擾線的末端呈現為寬度等于干擾脈沖上升時間的窄尖峰。
>前向串擾取決于干擾脈沖的上升時間。上升沿越快，幅度越高，寬度就越窄。
>前向串擾幅度還取決于線對長度：隨著串擾位置隨干擾脈沖邊沿的傳播，被干擾線上的前向串擾脈沖將獲得更多的能量。
串擾的表征
本節將通過幾個單層PCB上的測量實例來研究串擾的產生機制和前面介紹的幾種串擾類型。
注意：欲熟悉多層PCB及其接地層上的串擾問題及其后果，請閱讀本文結尾處的參考資料或其它資源。
儀器和設置
為了在實驗室中有效地測量串擾，應該使用測量帶寬為20 GHz的寬帶示波器，并通過一個高品質脈沖發生器輸出一個上升時間等于示波器上升時間的脈沖驅動被測電路。同時采用高品質電纜、端接電阻和適配器連接被測PCB。
泰克8000B系列儀器中安裝有80E04電子采樣模塊，是成功測量串擾的理想儀器組合。80E04是一款雙通道采樣模塊，包含有一個TDR階躍電壓產生器，能產生上升時間為17ps的250mv窄脈沖，并以50歐姆的源阻抗輸出。測試人員只需連接待測PCB即可。
前向串擾測量
如果只是測量前向串擾，需將所有走線進行端接以消除反射。前向串擾應在良好端接的被干擾線的末端測量。儀器設置見圖6。
圖6：前向串擾的測量。
如果互電感比互電容耦合的串擾大，那么在干擾脈沖的上升沿處串擾脈沖應為負，寬度等于干擾脈沖的上升時間。圖中儀器顯示的就是一個幅度為48.45 mV的負脈沖(C4)。干擾脈沖幅度為250 mV，而串擾幅度將近50 mV，因此該干擾脈沖的快速邊沿在被干擾線上產生了20%的串擾。見圖7。
圖7：測量得到的前向串擾。
由于測量時來自80E04的輸入階躍電壓具有非?？斓倪呇?，因而得到的串擾過大，并不能代表實際邏輯電路中的驅動信號。例如，如果驅動信號來自一個1.5 ns的CMOS門，產生的串擾脈沖就更寬，幅度也更小。要使測量能夠體現出這種情況，可利用儀器的定義算法(Define Math)功能在信號捕獲之后增加一個低通濾波器。圖7中的M1波形(白色)給出的就是經濾波后的測量結果。需要注意的是M1在垂直方向比未經濾波的波形敏感10倍。
盡管數學分析已經證明，信號捕獲后進行低通濾波這種技術的效果與對連接到線上的干擾脈沖進行物理濾波的效果是相同的，但以下幾步測量卻更有說服力：
>測量由兩個上升沿一快一慢而幅度相同的干擾脈沖導致的串擾，
>然后將上升沿快的干擾脈沖導致的串擾通過低通濾波變至慢上升沿干擾脈沖的串擾，最后檢查結果。
圖8給出了儀器上顯示的測量結果：
圖8：前向串擾的后濾。
>$波形(R2)是慢沿干擾脈沖，紅色波形(R3)是由它導致的串擾。
>綠色波形是快沿TDR脈沖(R1)，白色波形(R4)是由它導致的串擾。
>藍色波形是由白色波形濾波后減緩了脈沖上升沿得到的波形，它代表的就是對串擾進行后濾波的結果。圖中顯示的紅色和藍色兩個串擾波形是以相同的電壓刻度顯示的。
反向串擾測量
圖9：反向串擾的測量。
單測反向串擾時，需將干擾線與被干擾線均端接一個50 歐姆的電阻以消除反射。測量應在被干擾線的左端進行，如圖9所示。反射脈沖的幅度很低，寬度是線長的兩倍，因為在走線末端的串擾必定要傳回走線源端。圖??顯示的是反向串擾的測量情況，圖中快沿干擾脈沖產生的串擾約為?? mV，相當于干擾脈沖幅度的4%。反向串擾的幅度與干擾脈沖的上升時間無關。圖10中，下面兩個波形為慢沿脈沖產生的串擾和快沿脈沖產生的串擾經后濾波得到的波形，它們的幅度都是6.5 mV。走線線長與干擾脈沖上升時間的差距使得慢沿脈沖產生的反向串擾幅度較小。
圖10：測量得到的反向串擾。
因為此時干擾脈沖的上升時間要大于走線的線長，故脈沖邊沿沿走線方向回傳到走線源端時還未到達幅度頂點。圖11所示為利用一臺200 ps上升時間發生器(DG2040)和80E04采樣模塊的17 ps發生器的輸出作為干擾脈沖時得到的串擾測量結果。圖中顯示的3個串擾波形均采用5 mV/div的電壓刻度。
圖11：反向串擾與信號上升時間是相互獨立的。
其中，白色波形是上升時間為17 ps的干擾脈沖產生的串擾經波形運算功能后濾波(post filtering)到200ps上升時間的結果。這些測量都證實，除非干擾脈沖的上升時間超過走線長度，否則該上升時間并不能影響反向串擾。而如果干擾脈沖的上升時間超過走線長度，那么產生的反向串擾幅度較小，因為在此情況下脈沖邊沿走過整條走線都還不能達到幅度頂點。
電路設計對串擾的影響
雖然通過仔細的PCB設計可以減少串擾并削弱或消除其影響，但電路板上仍可能有一些串擾殘留。因此，在進行電路設計時，還應采用合適的線端負載，因為線端負載會影響串擾的大小和串擾隨時間的弱化程度。下面是一個測量實例，它揭示了走線末端與邏輯門電路輸出處的線端負載會怎樣衰減串擾并減弱形成串擾的成因。