74ls138引腳圖

74HC138管腳圖:74LS138 為3 線－8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結構型式，其工作原理如下：
     當一個選通端（G1）為高電平，另兩個選通端（/(G2A)和/(G2B)）為
低電平時，可將地址端（A、B、C）的二進制編碼在一個對應的輸出端以低
電平譯出。
    利用 G1、/(G2A)和/(G2B)可級聯擴展成 24 線譯碼器；若外接一個反
相器還可級聯擴展成 32 線譯碼器。
    若將選通端中的一個作為數據輸入端時，74LS138還可作數據分配器

用與非門組成的3線-8線譯碼器74LS138

3線-8線譯碼器74LS138的功能表

無論從邏輯圖還是功能表我們都可以看到74LS138的八個輸出引腳，任何時刻要么全為高電平1—芯片處于不工作狀態，要么只有一個為低電平0，其余7個輸出引腳全為高電平1。如果出現兩個輸出引腳同時為0的情況，說明該芯片已經損壞。

當附加控制門的輸出為高電平（S＝1）時，可由邏輯圖寫出

由上式可以看出，同時又是這三個變量的全部最小項的譯碼輸出，所以也把這種譯碼器叫做最小項譯碼器。

71LS138有三個附加的控制端、和。當、時，輸出為高電平（S＝1），譯碼器處于工作狀態。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表3.3.5所示。這三個控制端也叫做“片選”輸入端，利用片選的作用可以將多篇連接起來以擴展譯碼器的功能。

帶控制輸入端的譯碼器又是一個完整的數據分配器。在圖3.3.8電路中如果把作為“數據”輸入端（同時），而將作為“地址”輸入端，那么從送來的數據只能通過所指定的一根輸出線送出去。這就不難理解為什么把叫做地址輸入了。例如當＝101時，門的輸入端除了接至輸出端的一個以外全是高電平，因此的數據以反碼的形式從輸出，而不會被送到其他任何一個輸出端上。

【例3.3.2】 試用兩片3線-8線譯碼器74LS138組成4線-16線譯碼器，將輸入的4位二進制代碼譯成16個獨立的低電平信號。

解：由圖3.3.8可見，74LS138僅有3個地址輸入端。如果想對4位二進制代碼，只能利用一個附加控制端（當中的一個）作為第四個地址輸入端。

取第（1）片74LS138的和作為它的第四個地址輸入端（同時令），取第（2）片的作為它的第四個地址輸入端（同時令），取兩片的、、，并將第（1）片的和接至，將第（2）片的接至，如圖3.3.9所示，于是得到兩片74LS138的輸出分別為

圖3.3.9 用兩片74LS138接成的4線－16線譯碼器

式（3.3.8）表明時第（1）片74LS138工作而第（2）片74LS138禁止，將的0000～0111這8個代碼譯成8個低電平信號。而式（3.3.9）表明時，第（2）片74LS138工作，第（1）片74LS138禁止，將的1000～1111這8個代碼譯成8個低電平信號。這樣就用兩個3線－8線譯碼器擴展成一個4線－16線的譯碼器了。

同理，也可一用兩個帶控制端的4線－16線譯碼器接成一個5線-32線譯碼器。

例2． 74LS138 3－8譯碼器的各輸入端的連接情況及第六腳（）輸入信號A的波形如下圖所示。試畫出八個輸出引腳的波形。

解：由74LS138的功能表知，當（A為低電平段）譯碼器不工作，8個輸出引腳全為高電平，當（A為高電平段）譯碼器處于工作狀態。因所以其余7個引腳輸出全為高電平，因此可知，在輸入信號A的作用下，8個輸出引腳的波形如下：

即與A反相；

其余各引腳的輸出恒等于1（高電平）與A的波形無關。


下面關于74ls138相關應用：

>>>>>>>74ls138應用電路圖大全（五款74ls138全加器電路/搶答器電路/三人表決器電路）

>>>>>>>用74ls138構成時序脈沖分配器
>>>>>>>>74ls138和74ls20設計的三人表決器
>>>>>>>>用74ls138設計全加器
 >>>>>>>用74ls138實現2位二進制乘法器
>>>>>>>用74ls138實現一位全減器