O 引言

　　在自動控制的很多應用場合，都需要實時對信號進行采樣分析，然后由DSP來進行運算控制。AD芯片是采樣中最常用的芯片，本文主要對 ADI公司的AD7862芯片進行介紹，同時為它設計了驅動接口電路。由于AD7862不能自動工作，需要給它提供相關的驅動信號才能觸發它進行轉換，本文用FPGA芯片給它做一個接口驅動電路，并詳細的介紹了驅動電路程序的設計，設計的電路為AD7862提供了非常好的驅動作用，并在實際運用中能使其穩定的工作。

　　1 AD7862芯片簡介

　　AD7862是美國ADI公司出品的12 bit高速，低功耗轉換器，單電源5伏供電。共有4個模擬輸入端，被分為兩個通道(A&B)，通過輸入端AO來進行選擇。每一個通道有兩個輸入端(VA1&VA2或者VB1&VB2)。能夠接受的模擬信號的輸入范圍為正負10伏。不過模擬信號的輸入端的過

　　壓保護允許輸入電壓達到正負17伏。原理框圖如圖1所示。

　　AD7862芯片具有以下特點：

　　(1)對每一個通道而言，從啟動轉換到轉換完成需要3.6μs的時間。

　　(2)芯片由5 V單電源供電，功耗低，工作時典型值為60 mW。具有自動休眠模式，當一次轉換完成后自動進入休眠模式，節省電能。當下一個轉換周期來臨時在自動蘇醒。

　　(3)提供一個高速并行接口，和微處理器、微控制器以及數字信號處理器的連接變得容易。

　　(4)AD7862系列共有三個版本分別針對三種不同的輸入范圍。其中AD7862-10針對標準工業級輸入范圍正負1O伏;AD7862-3主要針對普通信號輸入范圍正負2.5 V。AD7862-2被用于單極O到2.5 V的輸入范圍。對AD7862-10和AD7862-3來說，轉換輸出的12位為二進制補碼，對于AD7862-2來說，輸出的為12位的原碼。

　　2 接口電路程序設計

　　在本設計中用的是AD7862-10，采用高速轉換模式，典型轉換時序如圖2所示。

　　圖2中隊應的時間參數的要求如下表1所示。

　　從圖2的時序圖可以看出AD7862通過輸入脈沖信號CONVST啟動轉換。在CONVST信號的下降沿，片上的兩個track/hold都同時的被設置為hold狀態，兩個通道開始進行轉換。轉換時鐘由內置的晶振提供。BUSY信號指示轉換結束，同時兩個通道的轉換結果可以被讀出。由AO的值來決定第一次讀取的值是VA1或者VB1，第二次讀取的是VA2或者VB2。當CS信號和RD信號為低時，數據被從12位的并行數據線上讀取。在高速轉換模式下，AD7862的轉換時間為3.6 us，track/hold收集時間為0.3 us。為了保證最佳轉換效果，在轉換期間和下一次轉換開始前300 ns不能進行讀取操作。

　　上述的時序圖對應為先讀取VA1和VA2，然后在讀取VB1和VB2，對應的信號AO首先被設為低電平，然后被拉為高電平。在設計驅動電路的過程中，一定要保證設計的時序滿足上述時序參數的要求，不然就有可能發生采樣不準，出錯。

　　結合AD7862的轉換速度，FPGA選擇1O MHz的處理時鐘。對于整個轉換過程的控制用一個狀態機來完成，狀態機分為12個狀態 (idie，convert1，busy1，reada1，wait1，reada2，swapchna1，convert2，busy2，readb1，wait2，readb2)，其中idle狀態為空閑等待轉換狀態;convertl指示第一次轉換啟動狀態;busyl指示第一次轉換狀態;resdal狀態下讀取 VA1;waitl狀態為讀取VA1和VA2之間的等待狀態;reada2狀態下讀取VA2;swapchnal狀態指示交換到另一個通道進行轉換;convert2指示第二次轉換啟動狀態;剩余狀態和前面的類似，只不過是針對VB1和VB2而言。設計代碼如下(只描述VA1和VA2的部分，剩下的類似)：

　　3 設計電路的仿真驗證

　　最終設計用QuartusⅡ軟件編譯綜合后在板上測試，FPGA接口電路接受到的轉換數據傳給DSP芯片，然后將DSP受到的數據用實時監控軟件顯示。圖3是給AD輸入端加50 Hz的正弦波信號(同時對其中三個輸入端加信號)，監控軟件顯示的波形。

　　從圖3波形圖可以看出，接口驅動電路成功的控制了AD7862芯片的采樣過程，從而驗證了驅動電路設計的正確性。