秘訣 7：線頭終端

若每一訊號傳輸線路都在靠近連接器接腳的位置裝設一個 15? 至 30? 的串行電阻，便可為邊緣速率進行濾波。邊緣速率若能減慢，便可大幅減低長線頭及高邊緣速率可能引起的差動振幅。

若在接收器輸入位置加設一個交流電終端裝置，也可達到這個效果，令線頭上的傳輸線路問題可大致上獲得解決。圖 10 顯示根據不同串行電阻值模擬接收器輸入波形的模擬結果。這些設計只適用于多站式應用方案。你若采用多站式應用方案而須面對高邊緣速率及長線頭的問題，你可以考慮采用線頭終端，以便徹底解決傳輸線路的問題。

秘訣 8：連接器及順序排列

選用哪一種連接器需視乎所用的應用方案而定，須考慮的因素包括所需的訊號接腳數目、機械裝置、電子裝置的表現、以及外型大小等問題。一般來說，短列比長列好。此外，對于大部分連接器來說，差動配對的數據路徑應設于同一列之內，而非在列與列之間，以確保各路徑均有同一長度。應由 LVDS 接腳將較遠接腳上的 CMOS 訊號傳送，以便隔離 CMOS 振幅的 dv/dt。圖 11 顯示上述建議的方法。

應采用特別的連接器或區段連接電源供應及接地。這些接腳應該長短不一，并且互相交替，以確保按照正確的序列排列。我們建議應由接地開始，然后電源、輸入/輸出等依次插入。拆除時，只需按照相反次序拆除便可。

秘訣 9：安全偏壓
安全性是采用多驅動器應用方案經常遇到的問題。若所有驅動器已關閉而又需要繼續正常作業，便需要設有安全偏壓。雖然 RX 電阻器設有最低的內部安全偏壓，但可能需要加強方可采用。例如，若有關應用方案的連接器接腳出現 CMOS 軌對軌訊號擺動，便需要加強內部偏壓。若出現這個情況，也應在終端裝置位加設上拉或下拉電阻，一如圖 12 所示。一般來說，電阻值會介于 6K? 至 12K? 之間。當所有驅動器已關閉之后，輕微的正偏壓有助調節線路。這些電阻器的電阻值不宜減得太多，因為這樣會減低 (load down) 驅動器的負載，減少訊號振幅。

圖 12：基架終端裝置與安全偏壓

選擇安全電阻值時須留意以下事項：選用的電阻必須比終端電阻大一至兩倍，以免驅動器過量負載以及出現波形失真。安全偏壓的中點應接近驅動器的偏移電壓 (+1.25V)，以免總線處于主動與三態 (TRI-STATE) (即被動) 情況之間時出現較大的共模偏移。上拉及下拉電阻應同時裝設于總線的兩端，以便可以作出最快的反應。最后需要注意的一點是這些訊號的質素會比主動驅動方式 (開啟/開啟) 差。

秘訣 10：平衡與不平衡雙絞線的比較

若差動電路不能取得平衡，便會產生共模噪聲。圖 13 所示的模擬結果顯示雙絞線處于不平衡的狀態。雙絞線的其中一條導線長 14.4 吋，而另一條則長 16.2 吋，由此產生的共模噪聲可能會在系統內產生電磁干擾。

為了減少不必要的共模噪聲，差動雙絞線內的兩條導線應該長短相若，亦即盡量令導線的長短保持一致。

圖 13：采用不平衡雙絞線所產生的接收器輸入共模噪聲
秘訣11：帶電插入支援

部分應用方案的系統停機時間不能太長。對于這些應用方案來說，將插卡插入正在帶電作業的總線是有其實際上的需要。只要采用冗余邏輯電路卡及互連 (系統) 或可以容錯的系統，便可支持帶電插接。BLVDS 技術可以令數據傳輸系統性能更可靠、容錯能力更高，容許插卡插入正在帶電作業的總線。對于某些應用方案來說，這是一個優點，因為系統可以完全無需增加額外路徑，有助減低系統成本。

BLVDS 技術利用差動訊號傳輸方式，透過其固有的共模抑制功能，為數據提供保護。當插卡插入正在帶電作業的總線時，線路便增加一個電容負載。傳輸的訊號必定會增加這個負載電容的負荷。當電容的電荷增加，訊號電平便會下降。由于數據以差動方式傳輸 (A-B)，因此會產生共模電壓調變，不會影響數據。接收器不會接納共模電壓，而 GTL 或 BTL 則采用低振幅的單端傳輸方式，因此共模電壓調變是這類傳輸方式需要面對的大問題。對于 GTL 或 BTL 來說，電壓若下降至臨界水平，會破壞數據的完整性，因此壓降的時間應足夠長，令接收器可以作出反應。

進行的測試包括將插卡插入正在帶電作業的基架，以及利用 MB100 BERT 系統監測錯誤。有關測試均在設有 18 條插槽的基架上進行，而測試進行時 TX 插在第 11 插槽內，而 BERT 測試機的監測用 RX 則放于第 12 插槽。插卡則插入第 1、10、13、及 18 插槽內。帶電插接期間，并無錯誤檢測出來。

我們利用單觸發捕捉器 (single-trigger capture) 及單端探針將靜態信道帶電插入故障事件捕捉在示波器上 (100mV/div 的第 1 條電路)。差動探針 (100mV/div 的第 2 條電路) 則負責監視靜態信道。圖 14 顯示差動噪聲容限仍能維持，而有關事件只是一次共模調變。

圖 14：帶電插入示波器所顯示的波形

為了確保帶電插入取得最好的效果，線頭負載必須保持平衡，而且兩條導線一旦與作業中的總線接上，必須產生相同的電容負載。

秘訣 12：訊號品質

測試時我們必須檢查距離驅動器最遠的接收器，以確保訊號的品質。量度目視圖形時必須使用 PRBS 圖，以確定符號相互干擾 (ISI) 所造成的影響。驅動器的邊緣速率在這個位置減速時減得最慢，而此時目視圖形會關閉。不同應用方案需要不同的訊號質素，但眼孔開得越大越好。我們必須查看最遠的接收器位置，以確保訊號質素符合指定數據傳輸率的規定，同時也必須利用目視圖形檢查符號相互干擾以及最后的顫動波幅。

圖 15：DS92LV090A，18 插槽，滿載，TX@1，RX @ 18 輸入接腳，200 Mbps，PRBS15，差動探針 P6247，HP5472OD 示波器，200mV/div, 1ns/div。

建議 13：訊號品質 (要點重溫)

最接近有源驅動器的接收器位置也應再次檢查。這個位置的邊緣速率最快，線路的傳輸效果會最差。由于位置的關系，檢查這些訊號比較困難，但仍值得作這樣的嘗試。若要確保量度準確，必須緊記采用高頻寬、低電容的差動探針。
越靠近驅動器，線路傳輸效果便越差，因為這里的訊號邊緣速率最快。

總結

BLVDS 技術的出現帶我們進入高效能多點傳輸基架的年代。多點傳輸配置確保所有插卡可以在最少互連的情況下互相通訊，因此是一種效率非常高的總線。但這個優點也有其局限。主要線路所余下的線頭會影響傳輸線路的訊號品質。此外，這是一種雙向的通訊方式，但只需半雙工的支持。

對于多點傳輸基架來說，BLVDS 技術遠較上一代的技術優越。數據傳輸率可以高達 100 至 400 Mbps 以上，比采用 BTL 或 GTL+ 的應用方案快四倍，更比 TTL 驅動器應用方案快 10 倍，不可謂不驚人。由于采用了低電流的導引驅動器、CMOS 技術、以及通用的低電壓供電導軌，因此功率消耗可大幅減少。終端裝置必須裝設，以便提供入射波交換及提高數據傳輸率，以免產生反射，以及將整條輸出電流路徑連成一圈。在一般情況下均無需特別的終端裝置電壓導軌 (BTL 只需 2.1V，而 GTL+ 則只需 1.5V)。這個優點可大幅精簡終端裝置的設計，使總線的兩端只需加設一個被動式表面貼著電阻。以前采用單端總線時往往需要兩個專用插槽供有源終端裝置使用。現在采用 BLVDS 的應用方案甚至可以騰出這兩個專用的插槽。帶電插接也可獲得支持，因為帶電插接事件會在總線上產生接收器排斥的共模調變。

簡言之，BLVDS 技術可確保主流多點傳輸基架應用方案如數據通訊、電訊、因特網服務供貨商以及儲存應用方案等能夠發揮遠比以前為高的效能。