設計人員有各種模數(shù)轉(zhuǎn)換器（ADC）可以選擇，數(shù)字數(shù)據(jù)輸出類型是選擇過程中需要考慮的一項重要參數(shù)。目前，高速轉(zhuǎn)換器三種最常用的數(shù)字輸出是互補金屬氧化物半導體（CMOS）、低壓差分信號（LVDS）和電流模式邏輯（CML）。

　　ADC中每種數(shù)字輸出類型都各有優(yōu)劣，設計人員應根據(jù)特定應用仔細考慮。這些因素取決于ADC的采樣速率和分辨率、輸出數(shù)據(jù)速率、系統(tǒng)設計的電源要求，以及其他因素。

　　本文將討論每種輸出類型的電氣規(guī)格，及其適合特定應用的具體特點。我們將從物理實現(xiàn)、效率以及最適合每種類型的應用這些方面來對比這些不同類型的輸出。

　　CMOS數(shù)字輸出驅(qū)動器

　　在采樣速率小于200 Msps （ms/sec）的ADC中，CMOS是很常見的數(shù)字輸出。典型的CMOS驅(qū)動器由兩個晶體管（一個NMOS和一個PMOS）組成，連接在電源（VDD）和地之間，如圖1a所示。這種結(jié)構(gòu)會導致輸出反轉(zhuǎn)，因此，可以采用圖1b所示的背對背結(jié)構(gòu)作為替代方法，避免輸出反轉(zhuǎn)。

　　輸出為低阻抗時，CMOS輸出驅(qū)動器的輸入為高阻抗。在驅(qū)動器的輸入端，由于柵極與導電材料之間經(jīng)柵極氧化層隔離，兩個CMOS晶體管的柵極阻抗極高。輸入端阻抗范圍可達k？至M？級。

　　在驅(qū)動器輸出端，阻抗由漏電流ID控制，該電流通常較小。此時，阻抗通常小于幾百？。CMOS的電平擺幅大約在VDD和地之間，因此可能會很大，具體取決于VDD幅度。

　　圖1：典型CMOS數(shù)字輸出驅(qū)動器

　　由于輸入阻抗較高，輸出阻抗較低，CMOS的優(yōu)勢之一在于通常可以用一個輸出驅(qū)動多個CMOS輸入。

　　CMOS的另一個優(yōu)勢是低靜態(tài)電流。唯一出現(xiàn)較大電流的情況是CMOS驅(qū)動器上發(fā)生切換時。無論驅(qū)動器處于低電平（拉至地）還是高電平（拉至VDD），驅(qū)動器中的電流都極小。但是，當驅(qū)動器從低電平切換到高電平或從高電平切換到低電平時，VDD與地之間會暫時出現(xiàn)低阻抗路徑。該瞬態(tài)電流是轉(zhuǎn)換器速度超過200MSPS時，輸出驅(qū)動器中采用其他技術的主要原因。

　　另一個原因是轉(zhuǎn)換器的每一位都需要CMOS驅(qū)動器。如果轉(zhuǎn)換器有14位，就需要14個CMOS輸出驅(qū)動器來傳輸每一位。一般會有一個以上的轉(zhuǎn)換器置于單個指定封裝，常見為八個。

　　采用CMOS技術時，意味著數(shù)據(jù)輸出需要高達112個輸出引腳。從封裝角度來看，這不太可能實現(xiàn)，而且還會產(chǎn)生高功耗，并使電路板布局變得更加復雜。為了解決這些問題，我們引入了使用LVDS的接口。