基于FPGA平臺實現了嵌入式RISC CPU的設計。根據項目要求，實現指令集為MIPS CPU指令集的一個子集，分析指令處理過程，構建了嵌入式CPU的5級數據通路。分析了流水線產生的相關性問題，采用數據前推技術和軟件編譯結合的解決方案。給出了控制單元、運算單元、指令Cache的實現與設計。在FPGA平臺上實現并驗證了CPU的設計。

　　隨著集成電路設計和工藝技術的發展，嵌入式系統已經在PDA、機頂盒、手機等信息終端中被廣泛應用。嵌入式系統具有電路尺寸小、成本低廉、可靠性高、功耗低等優點,是未來集成電路發展的方向。而作為嵌入式系統核心的微處理器，其性能直接影響整個系統的性能。為了提高CPU的效率和指令執行的并行性，現代微處理器廣泛采用流水線設計，所以，CPU流水線的設計成為決定其性能的關鍵。

　　MIPS(Microprocessor without Interlocked Pipeline Stages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統領域中得到廣泛的應用。MIPS32TM指令集開放，指令格式規整，易于流水線設計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設計更簡單、設計周期更短等優點，并可以應用更多先進的技術，開發更快的下一代處理器。

　　1 基于MIPS指令集的CPU流水線結構

　　1.1 指令集的選取

　　設計實現了指令兼容MIPS系列RISC處理器的指令集。由于MIPS32TM指令集是開放的指令集，指令格式非常簡單，按照指令格式可分為寄存器類型（R-type）指令、立即數類型（I-type）指令和跳轉類型（J-type）指令。這三類指令均為32 bit，而且指令操作碼在固定的位置上。這種特點易于指令代碼的拆分，易于流水線CPU的設計。

　　指令類型參考MIPS處理器的指令集設計原則。所有指令的運算都在寄存器中進行，當需要與內存交換數據時,通過內存訪問指令進行內存和寄存器的數據交換。設計實現程序中經常使用的34條指令,實現指令集按照功能分成5種類型：算術運算類指令、邏輯運算類指令、數據傳送指令、條件轉移和無條件跳轉類指令、特殊指令等。

　　1.2 流水線的設計

　　在基本的MIPS處理器中有5個流水級，其中各流水級定義與主要功能為：IF為計算下一條指令的地址PC，并從指令存儲器讀取指令;ID為對指令進行譯碼，從寄存器堆中取出源操作數;EX為當指令是運算類指令時執行運算，當指令是轉移類指令時進行有效地址計算;MEM為從數據存儲器讀寫數據;WB為將數據寫回到寄存器堆。按照這一流水線結構，本文設計實現一種較為通用的MIPS CPU，通過VHDL語言實現，各模塊之的關系如圖1所示。

?

　　2 嵌入式CPU流水線中的相關性

　　由于指令以流水線形式并行處理,必產生指令相關性問題,一般存在三種相關:結構相關、數據相關和控制相關，引起流水線競爭。

　　結構相關問題是指由于硬件資源不足而導致流水線不暢通，例如只有一個存儲器模塊時，就不能對存儲器同時取指令和數據。數據相關問題是指一條指令的后續指令要使用該條指令的結果。而控制相關問題是指轉移指令從取指到轉向目標地址要花幾個時鐘周期，但流水線CPU在每個周期都取指令。

　　解決結構相關問題的方法是盡量增加硬件電路資源，本設計采用哈佛架構，使用指令存儲器和數據存儲器避免結構競爭。對于寄存器組存在的結構競爭，采用由D-FF構建寄存器予以避免，當寫入地址和讀出地址相同時，直接用寫入數據驅動讀出總線。數據相關問題可以用數據前推技術得到緩解。數據前推技術對于ALU計算指令非常有效，但對于存儲器讀數據指令，如果下面的指令想立即使用其結果，則必須暫停流水線一個周期。至于控制相關，可以使用指令重組優化及延遲轉移技術等軟件編譯方法解決。0