DDR2／行動DDR

　　DDR2是雙倍資料速率（DDR）SDRAM規格的后繼標準，這兩個標準并不相容。DDR2在匯流排時脈訊號的上升與下降邊緣傳輸資料，并以更高的匯流排速度運作，再進行各個內部時脈週期四次的資料傳輸。

　　簡化型DDR2控制器包括以下設計區塊：

　　? 記憶體控制

　　? 讀取介面

　　? 寫入介面

　　? I/O區塊
???????
???????

　　這些區塊及其與DDR2記憶體晶片和核心邏輯的關係如圖2所示。

　　記憶體控制區塊從記憶體存取應用特定核心邏輯，或從應用特定核心邏輯存取記憶體。讀取實體區塊負責處理在各個讀取週期中，擷取資料的外部訊號時序，而寫入實體區塊，則使用適當的外部訊號時序來管理時脈與資料的發出。

　　位元組寬雙向資料回應（DQS）隨資料（DQ）透過對外傳輸，用以進行擷取。DQS在讀取記憶體時，由控制器透過邊緣對齊的方式傳輸，在寫入記憶體時，則採取中央對齊的方式。單晶片延遲鎖相迴路（DLL），用以鎖定DQS及對應的DQ。可在電壓及溫度發生變化時確保能夠相互追蹤。

　　DDR2 SRAM具有差動時脈輸入，可降低時脈輸入負載週期變化所造成的影響。DDR2 SRAM也支援資料遮罩訊號（data mask signal），可在各個寫入週期中為資料位元加入遮罩。

　　行動DDR（MDDR）也稱低功耗雙倍資料傳輸率記憶體（LPDDR），傳統記憶體運作電壓為2.5V或3.3V，而其運作電壓為1.8V，通常用于可攜式電子產品。行動DDR記憶體也支援傳統DDR2記憶體不具備的低功耗狀態。與所有DDR記憶體一樣，雙倍資料傳輸率是透過裝置時脈上下邊緣同時傳輸資料而達成。

　　uPP

　　由于單晶片周邊的數量受成本或其他限制條件約束，系統設計人員通常尋求將資料傳入與傳出晶片的新方法。其中一種是利用未使用的視訊連接埠資源，高速收發非視訊資料。這種方法的其中一個缺點是資料必須轉為視訊格式（video frame），在運作中需要部份處理器MIPS的支援，而在設計週期中則需要佔用寶貴的程式設計時間。

　　其他的方法存在類似的困難，而且大多數標準單晶片資料介面都是序列連接埠，無法執行高速傳輸。

　　因此，許多系統設計人員認識到，將不符合特定介面標準但能夠以多種方式配置的彈性高速周邊專用于資料傳輸，可達到顯著的優勢。如果系統處理器必須與高速DAC、ADC、DSP及FPGA連接而達到250MBps的高速資料傳輸，則此類知識就相當有助益。

　　這種周邊的基本架構很簡單，具有許多個別平行匯流排的通道，經過配置可容納超過一個字元長度（word length）以上。其中也有內部DMA區塊，其運作不需要佔用核心的 MIPS。單倍或雙倍資料速率以及多種資料封包格式也適用。

　　TI各種嵌入式處理器均提供通用平行連接埠（uPP），包括Sitara ARM9 AM1808與AM1806微處理器（MPU），以及包含TMS320C674x核心與ARM9核心的OMAP-L138處理器。與SPI及UART等序列周邊不同，uPP可為設計人員提供平行資料匯流排的優勢，各通道資料寬度為8位元及16位元。

　　uPP在以75MHz的最高時脈速率運作時，能以遠遠高于序列連接埠周邊的速度傳輸資料。例如，以75MHz速率運作的單一16位元uPP通道，比以50MHz速率運作的SPI周邊快24倍。圖3顯示簡化的配置圖。

　　uPP最重要的功能包括：

　　?具有個別資料匯流排的兩個獨立通道：通道可同時以相同或相反方向運作

　　?I/O速度高達75MHz，各通道資料寬度為8至16位元

　　?內部DMA－可釋放CPU EDMA

　　?具有極少控制接腳的簡單通訊協定（可配置：各通道2至4個）

　　?單倍及雙倍資料速率（使用時脈訊號的單邊或兩邊）：雙倍資料速率需要37.5MHz的最高時脈速率

　　?支援9至15位元資料寬度的多種資料封包格式

　　?資料交錯模式（限單通道）

　　uPP與另一種專用于可配置資料處理的TI周邊「主機連接埠介面」（HPI）有某些相似處。HPI是一種可供外部主機直接存取處理器內部記憶體的平行介面。然而，不同于HPI，uPP不允許外部裝置直接存取記憶體，而需要裝置軟體對I/O傳輸進行佇列。最大的差異在于uPP比HPI更快速，而且通訊協定也更簡單。

　　uPP主要用于FPGA或DSP等需要晶片外即時處理的應用，能夠為醫療領域等立即需要資料的市場帶來極大的優勢。透過uPP，決策處理器能夠運用最新資訊做出結論。