UART(UniversalAnynchronousReceiverTransmitter,通用異步接收發送器)是廣泛應用的串行數據傳輸協議之一,其應用范圍遍及計算機外設、工控自動化等場合。雖然USB傳輸協議比UART協議有更高的性能,但電路復雜開發難度大,并且大多數的微處理器只集成了UART,因此UART仍然是目前數字系統之間進行串行通信的主要協議。
隨著FPGA的廣泛應用,經常需要FPGA與其他數字系統進行串行通信,專用的UART集成電路如8250,8251等是比較復雜的,因為專用的UART集成電路既要考慮異步的收發功能,又要兼容RS232接口設計,在實際應用中,往往只需要用到UART的基本功能,使用專用芯片會造成資源浪費和成本提高。可以將所需要的UART功能集成到FPGA內部,實現FPGA與其他數字系統的直接通信,從而簡化了整個系統電路,提高了可靠性、穩定性和靈活性。
1? UART簡介
基本的UART通信只需要兩條信號線(RXD,TXD)就可以完成數據的相互通信,接收與發送是全雙工形式,其中TXD是UART發送端,RXD是UART接收端。UART基本特點是:在信號線上有兩種狀態,可分別用邏輯1(高電平)和邏輯0(低電平)來區分。在發送器空閑時,數據線應保持在邏輯高電平狀態。發送器是通過發送起始比特而開始一個字符傳送,起始比特使數據線處于邏輯0狀態,提示接收器數據傳輸即將開始。數據位一般為8位一個字節的數(也有6位7位的情況),低位(LSB)在前,高位(MSB)在后。校驗位一般用來判斷接收的數據位有無錯誤,一般是奇偶校驗。停止位在最后,用以標志UART一個字符傳送的結束,它對應于邏輯1狀態,UART數據幀格式如圖1所示。
?
圖1 UART數據幀格式
2? UART功能實現
UART可以分解為3個子模塊:波特率發生器模塊;發送模塊;接收模塊。UART的功能主要由VHDL硬件描述語言編程,圖2是編譯后生成的圖元SCI,它包括了UART的最主要的部分,即發送模塊和接收模塊。SCI的外部口線可分為3類:
一是與數字系統的接口,包括數據DATA[7.0],片選CS,讀寫RD、WR,狀態RDFULL、TDEMPTY.這部分接口完成的功能是將待發送的數據寫入SCI或從SCI讀出已接收到的數據。
二是串行通信接口2條線RXD、TXD,其中RXD是接收數據線、TXD是發送數據線,因此,SCI實現的是全雙工通信的設計。
三是系統控制線RESET、CLK,RESET為模塊復位輸入,CLK為模塊時鐘輸入,通信的波特率由CLK來決定(實際的波特率是CLK/4)。
?
圖2 UART的圖元模塊結構
RDFULL、TDEMPTY為兩個狀態標志位,RDFULL為輸入寄存器滿標志,高電平表示已經接收到一個有效數據并存儲到輸入數據寄存器中,當CS、RD有效將數據讀出后變為低電平無效。
TDEMPTY為輸出寄存器空標志,高電平表示由CS、WR有效寫入到輸出寄存器的數據已經發送完畢,可以向輸出寄存器寫入另外待發送的數據,低電平時表示數據目前正在發送中。
?
2.1 發送模塊設計
發送模塊由發送控制進程、寫數據進程、并/串轉換進程、狀態操作進程等進程構成。其中,最主要的是發送控制進程,在發送控制進程中聲明了一個6比特的變量scit_v,由它的取值(狀態機)狀態來控制整個發送過程。scit_v被分為高四位的sh_t和低兩位的sl_,tscit_v在系統復位后被賦初值28(011100B),每來一個時鐘scit_v增量,每來四個時鐘sh_t增量,當sh_t為0111B時發送起始位,sh_t為1000~1111B時發送8比特的數據。下面給出的是發送控制進程和發送接收數據進程的原代碼:
-----數據發送控制進程-----
PROCESS(clk,reset)
variablescit_v:integerrange0to63;
variablescit_s:std_logic_vector(tdownto0);
BEGIN
IF(reset=0')'THEN
scit_v:=0;--"000000"
ELSIF(clkE'VENTANDclk=1')'THEN
IF(scit_v<=27)THEN
IF(tdEMPTY_s=0''ANDwr=1')'THEN
scit_v:=28;--sci_v="011100"
ELSE
scit_v:=0;
ENDIF;
ELSE
scit_v:=scit_v+1;
ENDIF;
ENDIF;
scit_s:=conv_std_logic_vector(scit_v,6);
scit<=TO_STDULOGICVECTOR(scit_s);
ENDPROCESS;
------數據的串行發送-----
PROCESS(sh_t)
BEGIN
CASEsh_tIS
WHEN"0111"=>txd<=0';'
WHEN"1000"=>txd<=din_latch(0);
WHEN"1001"=>txd<=din_latch(1);
WHEN"1010"=>txd<=din_latch(2);
WHEN"1011"=>txd<=din_latch(3);
WHEN"1100"=>txd<=din_latch(4);
WHEN"1101"=>txd<=din_latch(5);
WHEN"1110"=>txd<=din_latch(6);
WHEN"1111"=>txd<=din_latch(7);
WHENOTHERS=>txd<=1';'
ENDCASE;
ENDPROCESS;
圖3給出的是發送數據的仿真圖。當CS和WR有效時寫入數據55H,同時EMPTY被置成無效狀態,開始數據的發送,從圖中可以看到TXD上電平的變化過程,當發送結束后EMPTY變為有效。
?
圖3 發送數據的仿真波形
?
2.2 接收模塊設計
UART接口模塊由接收控制進程、讀數據進程、接收數據串/并轉換進程、狀態操作進程等進程構成。
在接收控制進程中同樣聲明了一個6比特的變量scir_v,由它的取值(狀態機)狀態來控制整個接收過程。其控制過程同發送模塊相似,這里不再贅述。下面給出的是接收數據進程的源代碼:
----接收行數據的串/轉換進程---
PROCESS(clk,reset)
BEGIN
IF(reset=0')'THEN
d_fb<="00000000";
ELSIF(clkE'VENTANDclk=0')'THEN
IF((sh_r>="1000")AND(sh_r<="
1111")AND(sl_r="01"))THEN
d_fb(7)<=rxd;
FORiIN0TO6LOOP
d_fb(i)<=d_fb(i+1);--d_fb(0)被移
出;d_fb(7)被移空
ENDLOOP;
ENDIF;
ENDIF;
ENDPROCESS;
圖4給出的是接收數據的仿真圖。當rxd出現低電平后便啟動一次接收過程,當8比特的數據接收完畢后,rxd變為高電平,同時將RDFULL信號置為高電平有效,RDFULL有效表示接收寄存器已經存儲了一個剛剛接收到的數據,當CS和RD有效時將數據(實際接收到的數據是2AH)讀出,同時RDFULL被置成無效狀態。
?
圖4 接收數據的仿真波形
2.3 波特率發生器模塊
波特率發生器實際是一個分頻器,分頻器的輸出連接到SCI的CLK輸入端,且應為實際波特率的4倍頻。因為在發送和接收控制進程中,狀態機由一個6比特的寄存器(cit_v、cir_v)的高4位(sh_r、sh_t)進行控制,而高4位的狀態改變需要4個CLK時鐘(低2位向高4位進位)。當SCI與SCI進行通信時,通信雙方波特率選擇一致即可,當SCI同MCU通信時,SCI的波特率選擇同MCU定時器的溢出率即可,當SCI需要同PC通信時,才將SCI的波特率定制成:1.2Kbps,2.4Kbps,4.8Kbps直到115.2Kbps,這時要求SCI的晶體振蕩頻率要足夠高來滿足波特率的匹配,或采用(11.0592或22.1184MHz)的特殊晶體來滿足特率的匹配要求。
3? 結論
將SCI下載到EPF10K10芯片中,40MHz有源晶振沒有進行分頻直接驅動SCI模塊,用ICL57176進行RS485轉換,用100m的網線進行了SCI與SCI之間全雙工通信。測試結果表明波特率達到10Mbps時通信是正確的
評論
查看更多