其他設(shè)計團(tuán)隊選擇使用硬體仿真器輔助，可比軟體模擬提供更快的性能，并具有相似的偵錯功能。但是，這卻比塬型板更貴、更慢，因此無法大規(guī)模部署。底線是為縮短偵錯週期，需要在更多週期內(nèi)看到更多的信號，這對成功部署基于FPGA的塬型驗(yàn)證流程是至關(guān)重要的。

　　提升能見度的工具

　　ProtoLink Probe Visualizer解決了易用性和能見度問題，它具備多個週期內(nèi)探測數(shù)千個信號的能力，用一個快速ECO流程就能很容易地添加／改變可視信號，因此從RTL設(shè)計階段早期開始一直到最后都能使用。

　　這款Probe Visualizer由多個元件構(gòu)成，其中包括軟體、硬體和專有IP，可以執(zhí)行FPGA安裝、探測信號設(shè)置和操作介面任務(wù)。獲得專利的連結(jié)技術(shù)將基于FPGA的塬型板和標(biāo)準(zhǔn)的工作站連結(jié)起來，在傳統(tǒng)的電路內(nèi)仿真模式下運(yùn)行Probe Visualizer。

　　硬體部分由ProtoLink硬體介面套件組成，其中包括一個用在工作站的客製化PCIe卡，以及用于連接塬型板的ProtoLink介面卡，如圖3所示。基于FPGA的塬型板通常裝備有用于連接外部器件的J-Connectors，或者用于連接硬體邏輯分析儀的Mictor連接器。介面卡可被連接到J-Connectors或Mictor連接器。通過ProtoLink連結(jié)技術(shù)，用戶可採用相同的J-Connector進(jìn)行對不同塬型板的配置，可以方便地升級到更快、更大或更新的塬型板。

　　Probe Visualizer的IP部分佔(zhàn)據(jù)極小空間，可以在安裝過程中自動配置到塬型板上的每個FPGA，從而以時分復(fù)用（ time-division multiplexing）的形式來提取出已經(jīng)探測過的信號。

　　Probe Visualizer軟體實(shí)現(xiàn)了預(yù)先分區(qū)的FPGA安裝流程自動化，并以預(yù)先選定的探測信號為基礎(chǔ)插入所需的IP來檢測設(shè)計。在運(yùn)行時，該軟體在客製化PCIe卡、ProtoLink介面卡和FPGA內(nèi)部的軟IP單元之間控制著專有的通信協(xié)議，以設(shè)置事件／觸發(fā)條件、增加／改變探測信號，并將探測信號上傳到思源科技的業(yè)界標(biāo)準(zhǔn)的快速信號資料庫（Fast Signal Database，F(xiàn)SDB），進(jìn)而採用Verdi自動偵錯系統(tǒng)進(jìn)行偵錯。如果需要確定最少的信號組，該軟體可以通過思源科技的Siloti能見度增強(qiáng)系統(tǒng)進(jìn)行最佳化，以達(dá)到最佳設(shè)計能見度。

　　Probe Visualizer同時支援同步和非同步採樣，可確保在數(shù)百萬的時鐘週期內(nèi)都能捕捉到來自成數(shù)千個信號的探測資料，并可將這些資料保存到ProtoLink介面卡上的Probe記憶體中，而不需要塬型板上的FPGA存儲資源。