2 FPGA設計

　　2.1 整體結構設計

　　根據圖2的算法結構，FPGA設計采用模塊化方式，整體結構的頂層圖如圖3所示。

　　從圖3可以看到，該設計包含分頻器（DIV_FRE）、符號化（SYM）、內插濾波器（INTERPOLATION）、定時誤差檢測（TED）、環路濾波器（LPF）、內部控制器（INTER_CTL）和外部控制器接口的時序電路（EXTER_CTL）共7個模塊。其中，分頻器由片外晶振提供時鐘輸入，分頻后為片內其他模塊提供相應時鐘。其中碼元時鐘的分頻系數可由外部控制器通過接口進行設置。符號化是將A/D采樣產生的無符號數轉換為有符號數，以便后續模塊進行帶符號的運算。

　　外部控制器接口的時序電路將外部控制器送來的控制信號（ALE和RD）、地址信號（P2.0、P2.1）和數據信號（P0口）、轉換為FPGA 內分頻器、環路濾波器和NCO的使能信號和參數，實現對位同步器各參數的設置。

　　分頻器、符號化和外部控制器接口模塊實現較為簡單，不再贅述。而內插濾波器、定時誤差檢測、環路濾波器和內部控制器的實現較為復雜，且本設計通過采用相應算法和改進結構，實現了位同步器的通用性。本文將詳細闡述這些模塊的設計。

　　2.2 模塊詳細設計

　　2.2.1 內插濾波器設計

　　內插濾波器是完成算法的核心，它根據內插參數實時計算最佳判決點的內插值，即：

　　式中：mk 為內插濾波器基點索引，決定輸入序列中哪些采樣點參與運算，它由插值時刻kTi 確定；μk 為誤差間隔，決定了內插濾波器的沖激響應系數［1］.kTi 和μk 的信息由內部控制器反饋回來。

　　本設計的內插濾波器采用基于4 點分段拋物線多項式的Farrow結構實現。將式（1）變換為拉格朗日多項式，即令：

　　根據式（2）和（3），內插濾波器程序實現結構如圖4所示。

　　從圖4可以看到，該結構由1個移位器、5個觸發器、 8個相加器、2個乘法器組成，比直接型FIR節省10個乘法器、4個相加器的資源。其中，除以2的運算采用數據移位實現，避免使用除法器。輸入的8位數據 x，計算后得到10位的內插值y 輸出。由于內部所有寄存器經計算后，均采用最小位數，有效地減少了Logic Elements資源的占用。