3 仿真實例

　　圖4 軟硬件協同加速仿真平臺框圖

　　軟硬件協同加速仿真平臺框圖如圖4所示。我們使用的主機配置為2.66GHz Intel Core2處理器和2GB內存。軟件平臺HDL仿真器運行于主機上，完成對仿真過程的控制和檢測。HDL仿真器采用Mentor Graphics子公司Model Tech公司出品的ModelSim軟件，它全面支持VHDL和Verilog語言的IEEE標準，可以實現VHDL、Verilog以及VHDL- Verilog混合設計的仿真，還能夠與C語言一起實現對HDL設計文件實現協同仿真。同時，相對于大多數的HDL仿真軟件來說，ModelSim在仿真速度上也有明顯優勢，并且它支持眾多的FPGA廠家庫，是設計工程師做FPGA設計的RTL級和門級電路仿真的首選。

　　硬件平臺主要以FPGA為核心，采用了一片Xilinx公司推出的Virtex-5 XC5VSX95T-FF1136 芯片，它內部有豐富的邏輯資源，包括14720片Slices，8784Kb的BlockRam，640片DSP 48E Slices，16個GTP 收發器，640個可配置 I/O 管腳。此外，該芯片內嵌了一個PCI-express Endpoint Block 硬核。Xilinx公司提供的IP核endpoint Block Plus for PCIe解決方案適用于 Virtex-5 SXT FPGA架構，該IP核例化了Virtex-5 SXT器件中內嵌的Virtex-5 Integrated Block for PCI Express，為實現單片可配置PCI-express總線解決方案提供了可能。PCI-express總線作為下一代高性能I/O互聯技術和標準的局域I/O總線，將廣泛應用于未來各種計算機平臺。

　　在實驗中，我們選用Xilinx公司的IP核FFT（Fast Fourier Transform）v6.0［8］模塊作為DUT，該FFT核配置成Pipelined Streaming I/O的方式，它可以實現對任意間隔或者連續數據幀的處理。FFT模塊在ModelSim軟件上運行的仿真結果波形如圖5所示。

　　圖5 IFFT模塊仿真波形

　　我們分別對DUT進行純軟件仿真和軟硬件協同加速仿真測試，實驗結果如圖6所示。仿真結果與主機配置、設計的復雜度以及仿真時鐘周期數有關。

　　圖6 實驗結果對比

　　4 結論

　　本文利用硬件加速的思想，提出了基于FPGA的軟硬件協同加速仿真技術。用可綜合的Verilog語言編寫的設計測試文件（DUT）經綜合實現后，下載到 FPGA中，TestBench仍然運行在主機的仿真器ModelSim軟件上，通過Verilog編程語言接口（PLI）進行軟硬件間的數據交互，從而實現對DUT的軟硬件協同加速仿真。實驗結果表明，相對于純軟件仿真，運用軟硬件協同加速仿真技術仿真速度提高了30倍，這大大縮短了仿真時間，從而達到縮短設計周期的目的。

作者 江霞林，周劍揚，楊銀濤，林曉立