這個工具把FPGA從硬件工程師手中解放出來

多年以來，多少廠商前赴后繼，試圖讓FPGA開發更簡單，但是他們都成了FPGA歷史長河中的一抹紅暈。

今年以來，FPGA在產業的關注度迅速提升，一個原因是其與人工智能、VR等熱門應用密切相關，另個原因是國際大廠如英特爾以及本土巨頭如紫光集團等對FPGA的青眼有加，收購融資熱門不斷，大有與CPU， GPU分爭天下的趨勢。然而，傳統上FPGA開發絕對不像X86處理器那樣簡單，需要專業的工具以及專業的知識甚至芯片設計基礎，開發其應用主要途徑是采用最底層的硬件實現，這也是阻礙其普及一個因素。

一方面FPGA成為勢不可擋的趨勢，一方面其用戶局限在少數硬件工程師手中。如何解放FPGA，讓更多的應用能夠獲益于FPGA的靈活、高性能功耗比的優勢呢？這個問題，在過去的幾年中，從來不乏各種各樣的嘗試，試圖降低FPGA的開發門檻，而大多數最終都成為無足輕重的歷史。最終能夠改變這個歷史的，恐怕還得靠賽靈思這個龍頭老大。除了推出軟件定義的設計環境如SDSoC，SDAccel， SDNet讓軟件工程師可以輕松開發FPGA應用之外，其通過支持和打造一個生態合作伙伴環境，正在解放FPGA現有局限。最近，其合作伙伴PLDA開發出一種新流程，有望讓FPGA實現真正的大眾化。

PLDA所開發出的一種稱作 QuickPlay 的工作流程，號稱可以高效解決實現復雜性問題，為 FPGA 開發提供多種使用模式。其價值核心是其軟件開發人員將原本用于 CPU 的應用，部分或全部地實現在 FPGA硬件上。QuickPlay 能夠全面發揮 FPGA 資源的作用，將這些功能強大而復雜的器件轉化為軟件定義平臺，無需艱苦的硬件設計即能獲得 FPGA 帶來的優勢。牛吧！

做過設計的人都知道，硬件執行算法無論是時間還是功耗上都占有極大的優勢，用DSP軟件去做圖像處理不僅耗時且功耗極高，而用FPGA來做，效率則高得驚人！

QuickPlay是什么樣的流程？

任何旨在使用自定義硬件幫助軟件開發人員來增強其應用的工具應該有如下特點：
從純軟件代碼中創建功能硬件；
根據需要采用現有的硬件 IP 模塊；
調用并創建所有的支持硬件（接口、控制、時鐘等）；
支持使用現成商用開發板以及自定義平臺；
確保生成的硬件能自動建構校正，這樣無需進硬件調試；且
支持僅使用標準軟件調試工具即可調試功能模塊。

PLDA 設計的QuickPlay 以滿足所有各項要求，讓純軟件開發人員以極小工作量就能指定、構建和集成 FPGA 到自己的軟件架構中。

以軟件為中心的方法

使用 QuickPlay 實現整個設計流程相當簡單直觀：
1. 開發硬件引擎的 C/C++ 語言功能模型。
2. 使用標準的 C/C++ 語言調試工具來驗證功能模型。
3. 指定目標 FPGA 平臺和 I/O 接口（PCIe、以太網、DDR、QDR 等）。
4. 編譯并構建硬件引擎。

QuickPlay 使用直觀的數據流模型，能從數學角度保證可確定性執行，與執行引擎無關。該模型由稱之為內核的并行功能組成，負責與流通道進行通信。因此它與軟件開發人員在白板上勾勒應用草圖關聯緊密。為確保行為的確定性，這些內核必須彼此進行通信，以防發生競態條件和死鎖等數據沖突。實現這一要求的方法是使用具備下列特點的流通道：（1）基于 FIFO，（2）阻塞式讀取和阻塞式寫入，以及（3）點對點。

這些就是 PLDA 據以構建 QuickPlay 的計算模型—— 卡恩進程網絡（KPN）的特點。圖 1的QuickPlay 設計實例描述了 KPN 模型。

圖1 — QuickPlay 中的設計實例