多年以來，多少廠商前赴后繼，試圖讓FPGA開發(fā)更簡單，但是他們都成了FPGA歷史長河中的一抹紅暈。

今年以來，F(xiàn)PGA在產(chǎn)業(yè)的關(guān)注度迅速提升，一個原因是其與人工智能、VR等熱門應(yīng)用密切相關(guān)，另個原因是國際大廠如英特爾以及本土巨頭如紫光集團等對FPGA的青眼有加， 收購融資熱門不斷， 大有與CPU， GPU分爭天下的趨勢。 然而， 傳統(tǒng)上FPGA開發(fā)絕對不像X86處理器那樣簡單，需要專業(yè)的工具以及專業(yè)的知識甚至芯片設(shè)計基礎(chǔ)，開發(fā)其應(yīng)用主要途徑是采用最底層的硬件實現(xiàn)，這也是阻礙其普及一個因素。

一方面FPGA成為勢不可擋的趨勢， 一方面其用戶局限在少數(shù)硬件工程師手中。如何解放FPGA，讓更多的應(yīng)用能夠獲益于FPGA的靈活、高性能功耗比的優(yōu)勢呢？ 這個問題， 在過去的幾年中， 從來不乏各種各樣的嘗試， 試圖降低FPGA的開發(fā)門檻，而大多數(shù)最終都成為無足輕重的歷史。最終能夠改變這個歷史的， 恐怕還得靠賽靈思這個龍頭老大。 除了推出軟件定義的設(shè)計環(huán)境如SDSoC，SDAccel， SDNet讓軟件工程師可以輕松開發(fā)FPGA應(yīng)用之外，其通過支持和打造一個生態(tài)合作伙伴環(huán)境，正在解放FPGA現(xiàn)有局限。 最近， 其合作伙伴PLDA開發(fā)出一種新流程， 有望讓FPGA實現(xiàn)真正的大眾化。

PLDA所開發(fā)出的一種稱作 QuickPlay 的工作流程，號稱可以高效解決實現(xiàn)復(fù)雜性問題，為 FPGA 開發(fā)提供多種使用模式。其價值核心是其軟件開發(fā)人員將原本用于 CPU 的應(yīng)用，部分或全部地實現(xiàn)在 FPGA硬件上。QuickPlay 能夠全面發(fā)揮 FPGA 資源的作用，將這些功能強大而復(fù)雜的器件轉(zhuǎn)化為軟件定義平臺，無需艱苦的硬件設(shè)計即能獲得 FPGA 帶來的優(yōu)勢。牛吧！

做過設(shè)計的人都知道，硬件執(zhí)行算法無論是時間還是功耗上都占有極大的優(yōu)勢，用DSP軟件去做圖像處理不僅耗時且功耗極高，而用FPGA來做，效率則高得驚人！

QuickPlay是什么樣的流程？

任何旨在使用自定義硬件幫助軟件開發(fā)人員來增強其應(yīng)用的工具應(yīng)該有如下特點：
從純軟件代碼中創(chuàng)建功能硬件；
根據(jù)需要采用現(xiàn)有的硬件 IP 模塊；
調(diào)用并創(chuàng)建所有的支持硬件（接口、控制、時鐘等）；
支持使用現(xiàn)成商用開發(fā)板以及自定義平臺；
確保生成的硬件能自動建構(gòu)校正，這樣無需進硬件調(diào)試；且
支持僅使用標(biāo)準(zhǔn)軟件調(diào)試工具即可調(diào)試功能模塊。

PLDA 設(shè)計 的QuickPlay 以滿足所有各項要求，讓純軟件開發(fā)人員以極小工作量就能指定、構(gòu)建和集成 FPGA 到自己的軟件架構(gòu)中。

以軟件為中心的方法

使用 QuickPlay 實現(xiàn)整個設(shè)計流程相當(dāng)簡單直觀：
1. 開發(fā)硬件引擎的 C/C++ 語言功能模型。
2. 使用標(biāo)準(zhǔn)的 C/C++ 語言調(diào)試工具來驗證功能模型。
3. 指定目標(biāo) FPGA 平臺和 I/O 接口（PCIe、以太網(wǎng)、DDR、QDR 等）。
4. 編譯并構(gòu)建硬件引擎。

QuickPlay 使用直觀的數(shù)據(jù)流模型，能從數(shù)學(xué)角度保證可確定性執(zhí)行，與執(zhí)行引擎無關(guān)。該模型由稱之為內(nèi)核的并行功能組成，負(fù)責(zé)與流通道進行通信。因此它與軟件開發(fā)人員在白板上勾勒應(yīng)用草圖關(guān)聯(lián)緊密。為確保行為的確定性，這些內(nèi)核必須彼此進行通信，以防發(fā)生競態(tài)條件和死鎖等數(shù)據(jù)沖突。實現(xiàn)這一要求的方法是使用具備下列特點的流通道：（1）基于 FIFO，（2）阻塞式讀取和阻塞式寫入，以及（3）點對點。

這些就是 PLDA 據(jù)以構(gòu)建 QuickPlay 的計算模型—— 卡恩進程網(wǎng)絡(luò)（KPN）的特點。圖 1的QuickPlay 設(shè)計實例描述了 KPN 模型。

圖1 — QuickPlay 中的設(shè)計實例

任何內(nèi)核的內(nèi)容都可以是任意 C/C++ 語言代碼、第三方 IP，甚至是 HDL 代碼（對硬件設(shè)計人員而言）。QuickPlay 采用相當(dāng)簡單直觀的設(shè)計流程（圖 3）。

圖 2 — QuickPlay 采用簡單直觀的設(shè)計流。

QuickPlay 帶給開發(fā)者的好處是什么？

QuickPlay帶來的好處很明顯，開發(fā)者再不用關(guān)心內(nèi)核功能發(fā)生了什么，也不用擔(dān)心硬件工程師經(jīng)常遭遇的的時序、時鐘、通信堆棧、協(xié)議以及其他類似問題了，只要約束得到，也不用做硬件級的驗證和調(diào)試。這是真正讓軟件開發(fā)者可以輕松開發(fā)FPGA的好工具。

不勞煩硬件工程師，讓軟件工程師獨立開發(fā)硬件一直是個誘人的夢想，每隔幾年總有一些公司喊出類似的口號，但之后就銷聲匿跡了例如Handel-C語言，這種新一代硬件描述語言編譯工具，號稱可以利用Handle-C語言在大規(guī)模FPGA硬件上得以實現(xiàn)。設(shè)計者可以利用Handle-C語言，能在很短的時間里創(chuàng)建更龐大、更復(fù)雜和更高速的系統(tǒng)。但是現(xiàn)在，Handle-C語言已經(jīng)淡出業(yè)界了。不過，借助 QuickPlay貌似真的可以實現(xiàn)這個夢想了。

只有六個步驟就可以輕松開發(fā)一款FPGA應(yīng)用。

步驟 1 ： 純軟件設(shè)計。這個階段，您可以用C 語言添加并連接處理內(nèi)核，創(chuàng)建自己的FPGA 設(shè)計，然后使用自己的主機軟件來指定通信通道。QuickPlay 基于 Eclipse 的集成開發(fā)環(huán)境（IDE）通過簡單的 API 提供 C/C++ 語言庫，用于創(chuàng)建內(nèi)核、流、流端口和存儲器端口，以及從流端口和存儲器端口讀取/ 寫入。

步驟 2 ：功能驗證。這一步的重點是確保步驟 1編寫的軟件模型能正確工作。實現(xiàn)的方法是先在桌面上編譯軟件模型，然后使用測試程序發(fā)送數(shù)據(jù)到輸入以執(zhí)行軟件模型，最后驗證輸出的正確性。并行執(zhí)行 FPGA 設(shè)計的軟件模型，為每個內(nèi)核提供獨立的線程，以模擬實際硬件實現(xiàn)的并行性。

步驟 3 ： 硬件生成。這一步用于從用戶的軟件模型生成 FPGA 硬件。它涉及三個簡單的操作：
在 QuickPlay GUI 的下拉菜單中選擇您想要實現(xiàn)到自己的設(shè)計中的 FPGA 硬件。QuickPlay 能夠使用品種不斷豐富的現(xiàn)成開發(fā)板來實現(xiàn)設(shè)計。這些開發(fā)板采用先進的賽靈思All Programmable FPGA、PCIe 3.0、10 Gb 以太網(wǎng)、DDR3 SDRAM、QDR2+SRAM 等。

2. 選擇需要映射到設(shè)計輸入及輸出端口的物理接口（以及協(xié)議）。這些通過菜單都能方便選擇。具體選擇取決于用戶選定的 FPGA 板件上提供的接口，例如 PCIe、10 Gb 以太網(wǎng) TCP/IP 和 10 Gb 以太網(wǎng) UDP。選擇通信協(xié)議即自動調(diào)用實現(xiàn)連接所需的硬件 IP 模塊以及其上分層的任何軟件協(xié)議棧，從而完成整個系統(tǒng)的創(chuàng)建。

3. 啟動構(gòu)建流程這個過程包括運行 HLS 引擎（從 C 語言代碼創(chuàng)建硬件），創(chuàng)建所需的系統(tǒng)硬件功能（我們原始實例中的控制層邏輯）和運行構(gòu)建板件要求的硬件鏡像所需的其他工具（例如賽靈思Vivado? 集成設(shè)計環(huán)境）。完成這個過程無需手動干預(yù)。

步驟 4 ： 系統(tǒng)執(zhí)行。這個步驟與步驟 2 中的功能模型執(zhí)行（功能驗證）相似，除了現(xiàn)在雖然主機應(yīng)用仍然運行在軟件中，但 FPGA 設(shè)計運行在選定的 FPGA 板件上。這意味著您可以從 FPGA 板件輸入輸出真實數(shù)據(jù)，從而進一步驗證其功能的完整性。

步驟 5 ： 系統(tǒng)調(diào)試。不必在硬件層面進行調(diào)試，即便缺陷是在在硬件中運行功能后發(fā)現(xiàn)的。由于 QuickPlay 保證軟件模型和硬件實現(xiàn)之間的功能等效性，因此任何硬件版本中發(fā)生的缺陷也必然存在于軟件版本中。這就是您無需在硬件中進行調(diào)試的原因；您只需要在軟件域中調(diào)試就足夠了。

整個流程就是先在軟件中建模，然后在硬件中構(gòu)建并測試系統(tǒng)。如果存在缺陷，將失敗的測試序列導(dǎo)回軟件環(huán)境中，在軟件環(huán)境中調(diào)試，修改源代碼，然后重復(fù)這一過程。與傳統(tǒng)流程相比這能顯著提高生產(chǎn)力。

步驟 6： 系統(tǒng)優(yōu)化，這是可選的。

過去，從純粹的軟件設(shè)計到硬件輔助或純硬件設(shè)計一般需要數(shù)月時間。但是QuickPlay 把開發(fā)時間縮短為數(shù)天時間。這是一個非常大的進步！利用這個工具，軟件工程師能夠根據(jù)需要來使用定制硬件，自動生成工作效率更高的硬件應(yīng)用。看來，F(xiàn)PGA的大眾化應(yīng)用真的為時不遠(yuǎn)了！