創建自定義賽靈思板級描述（XBD）文件不僅有助于節省時間，而且還能確保設計項目按計劃推進。為您設計的任意開發板創建一個XBD文件并非難事。

FPGA廠商推出了許多出色的評估板和專用開發板，既可用于評估FPGA，甚至還能作為開發系統的基礎。不過有時設計項目需要的功能可能在評估板上并未提供，或者需要一款較小型的終端系統。在此情況下，設計團隊必須構建一款定制開發板。

賽靈思每款評估板都配套提供一份XBD文件，其列出了FPGA的板載外設、配置、控制寄存器和引腳。XBD文件不僅可確保設計團隊工作有條不紊地開展工作，而且還有助于他們為當前乃至未來在開發板上實現的設計制定最佳策略。

當然，如果您創建的是定制開發板，那就無法獲得賽靈思提供的XBD文件支持。但是花時間開發自己的XBD文件還是值得的。專門制作的XBD文件能幫助設計團隊管理項目，簡化設備驅動程序和固件開發。所幸的是，經過一番研究和努力，用戶不費周折就可以為自己的開發板創建一份自定義XBD文件。（對使用Vivado設計套件的用戶而言，賽靈思在隨Vivado設計套件2014.1版本一并推出的新型實用工具Board Manager中提供了XBD優化功能。如欲了解更多信息，敬請查閱“Vivado設計套件用戶指南” http:/china.xilinx.com/support/docu-mentation/sw_manuals/xilinx2013_3/ug898-vivado-embedded-design.pdf 。）

下面我們來看看開發自定義XBD文件的方法之一。就本實例設計而言，我們針對采用Virtex?-5 FX30T FPGA的定制開發板創建XBD文件。

我們從賽靈思和分銷商安富利(Avnet)提供的技術文檔入手。由于我們必須自己編寫XBD文件，因此必須遵循XBD語法。賽靈思已在平臺規范格式參考手冊中介紹了XBD語法（敬請查閱： ）。

您的定制開發板極可能需要串行通信（RS232和RS422）、模數轉換器(ADC)、數模轉換器(DAC)、RAM和閃存存儲器。正好賽靈思和安富利的評估板也提供這些外設，所以找到有類似部件的開發板并參考其相關XBD文件就能加快自定義XBD文件的開發進程。

每個XBD文件都有不同的模塊，其定義了開發板支持的FPGA接口，并且每個模塊都有一系列屬性、參數和端口。因此文件第一項記錄就是全局屬性命令、廠商信息、開發板名稱及其版本號、輔助Web URL以及開發板描述的簡明版本和詳細版本。

文件的本地屬性命令在BEGIN-END模塊之間進行定義，并用特定格式表達，這也可以查閱平臺規范參考手冊。就本實例來說，我們將使用面向Virtex-5FX30T FPGA的ISE設計套件12.4版本。Virtex-5FX30T FPGA含有可配置邏輯單元和PowerPC? 440硬核。

除了FPGA之外，定制開發板將根據設計需要還包括不同外設，如串行通信接口（RS232、RS422）、ADC、DAC、SRAM等。您可通過使用串行通信專用IP模塊來滿足多個UART需求。例如，您可用外部存儲器控制器(EMC) IP實現SRAM與FPGA的連接，并用通用I/O (GPIO) IP將ADC和DAC與FPGA相連接。

在我們的實例設計中，我們制作自定義XBD文件來滿足器件數據手冊中列出的功能及器件需求。FPGA的輸入時鐘信號為20 MHz。處理器運行頻率為200MHz，而處理器本地總線(PLB)工作頻率為100 MHz。根據上述信息，我們能夠保證維持本地器件驅動時序。圖1給出了定制硬件的方框圖。

?

讓我們開始創建自定義文件。首先從全局屬性命令著手，隨后是時鐘信號，這是所有開發板都必須遵循的步驟，如下所示：

?

?

接下來我們要在文件中逐一列出開發板的所有外設。（對每個外設模塊詳細編碼信息感興趣的讀者可查閱配套提供的PDF文件《定制開發板XBD編碼詳情》，敬請訪問官方網站。）

數模轉換器
讓我們從Analog Devices提供的數模轉換器AD7841開始，該數模轉換器(DAC)具有8個通道、3條地址線和14位數據線以及一些可處理器件功能的控制信號。該器件通過賽靈思的GPIO IP核與FPGA相連。而器件的地址線（A0-A2）則與處理器地址線相連。

該DAC具有4種控制信號：LDACN、CSN、WRN和CLRN。組建這些信號有兩種方法，您既可以給每個信號分配一個位，也可以直接設計一個4位寄存器，具體取決于您的應用所需的信號處理方式。該DAC為14位D0-D13。