利用FPGA實現(xiàn)雙口RAM的設(shè)計及應(yīng)用
概述：為了在高速采集時不丟失數(shù)據(jù)，在數(shù)據(jù)采集系統(tǒng)和
2010-04-16 14:08:36
11323 
1、 應(yīng)用背景
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案，解決了數(shù)據(jù)采集的同步性問題，與以往
2010-07-22 16:36:171326 概述：AD574A是美國模擬數(shù)字公司（Analog）推出的單片高速12位逐次比較型A/D轉(zhuǎn)換器，內(nèi)置雙極性電路構(gòu)成的混合集成轉(zhuǎn)換芯片，具有外接元件少，功耗低，精度高等特點，并且具有自動校零和自動極性轉(zhuǎn)換功能，...
2021-04-08 07:25:47
高速實時頻譜儀是對實時采集的數(shù)據(jù)進行頻譜分析，要達到這樣的目的，對數(shù)據(jù)采集系統(tǒng)的采樣精度、采樣率和存儲量等指標提出了更高的要求。而在高速數(shù)據(jù)采集系統(tǒng)中，ADC在很大程度上決定了系統(tǒng)的整體性能，而它們的性能又受到時鐘質(zhì)量的影響。
2019-09-02 06:44:39
AD574A - Complete 12-Bit A/D Converter - Analog Devices
2022-11-04 17:22:44
來完成對數(shù)據(jù)的采集與傳輸。1 數(shù)據(jù)采集和傳輸系統(tǒng)方案設(shè)計數(shù)據(jù)采集和傳輸系統(tǒng)主要由3部分組成，USB2．0通道、FPGA和A／D轉(zhuǎn)換器組成，如圖1所示。CY7C68013是Cypress公司推出
2020-01-07 07:00:00
在高速數(shù)據(jù)采集方面，FPGA有單片機和DSP無法比擬的優(yōu)勢。FPGA的時鐘頻率高，內(nèi)部時延小，全部控制邏輯都可由硬件完成，而且速度快，組成形式靈活，并可以集成外圍控制、譯碼和接口電路。更最主要
2019-11-01 07:40:10
: MXIM)推出高速、18位數(shù)據(jù)采集系統(tǒng)(DAS)參考設(shè)計MAXREFDES74#，幫助FPGA工程師加快基于FPGA控制系統(tǒng)的評估和驗證，以及產(chǎn)品的上市進程。
2019-07-02 06:12:11
高速數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu)MAX7000系列CPLD及其開發(fā)平臺介紹CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
2021-04-08 06:11:56
的高速數(shù)據(jù)采集卡，單塊板卡可實現(xiàn)2通道、14bit、1GS/s的快速、高精度脈沖數(shù)據(jù)采集，整個系統(tǒng)可實現(xiàn)多板卡、更多通道的同步數(shù)據(jù)采集工作。經(jīng)過檢測，用戶信號脈寬在20ns左右，利用以上解決方案，實現(xiàn)
2016-03-28 15:11:59
和DC-offset軟件程控功能，還有一個噪聲抑制抗混疊濾波器。在脈沖信號系統(tǒng)中，利用高電壓探測器驅(qū)動輸入的超壓保護功能是極為關(guān)鍵的，降低了意外放電等對高速數(shù)據(jù)采集卡造成的損壞。DC耦合模擬前端建議使用在線性度低于
2016-03-08 10:41:07
DSP的FPGA的高速數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計，大家可以看看
2015-04-03 21:23:48
測量速度和精度。 系統(tǒng)總體設(shè)計方案 本文提出了一種基于LABVIEW的USB接口高速數(shù)據(jù)采集系統(tǒng)的設(shè)計，充分利用DSP豐富的片上外設(shè)以及高性能的數(shù)字信號處理能力，將采集的數(shù)據(jù)經(jīng)DSP處理后通過高速
2014-12-16 11:32:57
申請理由：本開發(fā)板為ARM系類，能移植Linux系統(tǒng)，可以實現(xiàn)快速高效的系統(tǒng)，并且能實現(xiàn)數(shù)據(jù)云共享。對于高速數(shù)據(jù)采集系統(tǒng)，開發(fā)板的資源可以適用，并且非常實用。項目描述：高速數(shù)據(jù)采集系統(tǒng)原理：通過高速
2015-07-17 14:43:58
對數(shù)據(jù)采集與處理系統(tǒng)提出了新的更高的要求，即高速度、高精度和高實時性。對數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計，有以下3種方案可供選擇：(1)A／D+DSP方案在傳統(tǒng)的高速信號處理中，大多采用這種方案。將A／D、D
2019-07-05 06:41:27
顯示方面，采用虛擬儀器不但可按要求設(shè)計且變換靈活，還能執(zhí)行傳統(tǒng)儀器無法實現(xiàn)的許多功能。為此，本系統(tǒng)使用FPGA實現(xiàn)SOPC數(shù)據(jù)采集系統(tǒng)，并利用Labview實現(xiàn)系統(tǒng)的顯示與控制。
2019-07-05 08:23:08
基于FPGA 的DSP 數(shù)據(jù)采集分析系統(tǒng)設(shè)計
2012-08-20 15:35:41
。為了實現(xiàn)高速、連續(xù)采樣的數(shù)據(jù)采集系統(tǒng)，本文介紹了一種基于 FPGA +AD7609的數(shù)據(jù)采集系統(tǒng)的構(gòu)成及技術(shù)實現(xiàn)。采用 FPGA 作為主模塊，AD7609為數(shù)據(jù)采集模塊，并設(shè)計了硬件實現(xiàn)電路。實驗測試
2018-08-09 14:28:00
基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計
2012-06-27 17:23:53
基于FPGA與SRAM數(shù)據(jù)采集系統(tǒng)設(shè)計中文期刊文章作 者：江麗 肖思其作者機構(gòu)：[1]湖南高速鐵路職業(yè)技術(shù)學(xué)院,湖南衡陽421002出 版 物：《科技資訊》 (科技資訊)年 卷 期：2017年 第
2018-05-09 12:09:43
。因此,為了采集數(shù)據(jù)量大的圖像數(shù)據(jù),本文采用了具有較高傳輸速率的增強型并行口協(xié)議(EPP)和FPGA，實現(xiàn)對OV7620CMOS圖像傳感器進行高速數(shù)據(jù)采集，它最高速率可以達到2Mb/s。
2020-04-30 07:47:07
基于FPGA的數(shù)據(jù)采集系統(tǒng)IEE ... 介紹了數(shù)據(jù)采集系統(tǒng)中以FPGA為處理核心、采用TI公司接口芯片的IEEE1394接口設(shè)計,給出了系統(tǒng)硬件設(shè)計和FPGA邏輯設(shè)計,討論了IEEE1394總線
2012-08-11 15:43:47
的輸入輸出接口設(shè)計就顯得尤為重要。1 高速采集系統(tǒng)介紹 數(shù)據(jù)采集系統(tǒng)原理框圖如圖1所示，輸入的中頻信號經(jīng)A/D采樣電路采樣后，轉(zhuǎn)換成LVDS信號送入FPGA中，或通過FPGA的端口RocketIO從高速接口
2018-12-18 10:22:18
目前，在數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計方案中，有采用通用單片機和USB相結(jié)合的方案，也有采用DSP和USB相結(jié)合的方案，前者雖然硬件成本低，但是時鐘頻率較低，難以滿足數(shù)據(jù)采集系統(tǒng)對速度要求；后者雖然可以實現(xiàn)
2019-09-05 07:22:57
基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設(shè)計
2012-08-20 20:00:14
的網(wǎng)絡(luò)數(shù)據(jù)傳輸。3、 系統(tǒng)結(jié)構(gòu)高速同步數(shù)據(jù)采集系統(tǒng)主要包括以下幾個部分：ARM控制器、存儲電路、FPGA邏輯控制電路、A/D轉(zhuǎn)換電路、FIFO緩存、電源電路、接口電路等。系統(tǒng)具備多通道數(shù)據(jù)采集接口
2010-08-31 09:14:55
接口，它使電路工作在更加平穩(wěn)、簡潔而易丁控制，同時也提高了ARM的工作效率。為了提高通信速度，這里采用通用申行總線（USB）技術(shù)米與PC進行通信。ARM是用來控制主處理器的數(shù)據(jù)采集，數(shù)據(jù)的計算和數(shù)據(jù)傳輸。結(jié)果證明，整個系統(tǒng)能高效運作。該系統(tǒng)可應(yīng)用于高速數(shù)據(jù)采集及多路模擬信號的工作環(huán)境下。
2023-09-26 07:41:28
基于USB總線的高速數(shù)據(jù)采集系統(tǒng)介紹了一種基于ＵＳＢ總線的高速數(shù)據(jù)采集系統(tǒng)，討論了ＵＳＢ控制器ＥＺ－ＵＳＢ ＦＸ２?ＣＹ７Ｃ６８０１３?的性能及傳輸方式?給出了該系統(tǒng)的硬件和基于ＧＰＩＦ主控方式實現(xiàn)
2009-04-11 17:20:15
測量速度和精度。系統(tǒng)總體設(shè)計方案 本文提出了一種基于LABVIEW的USB接口高速數(shù)據(jù)采集系統(tǒng)的設(shè)計，充分利用DSP豐富的片上外設(shè)以及高性能的數(shù)字信號處理能力，將采集的數(shù)據(jù)經(jīng)DSP處理后通過高速USB
2019-05-07 09:40:04
高速連續(xù)數(shù)據(jù)采集系統(tǒng)的背景及功能是什么？如何利用FPGA實現(xiàn)高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計？FPGA在高速連續(xù)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用有哪些？
2021-04-08 06:19:37
本文結(jié)合實際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸?shù)男枰浞?b class="flag-6" style="color: red">利用ARM的靈活性和FPGA的并行性的特點，設(shè)計了一種基于ARM+FPGA的高速圖像數(shù)據(jù)采集傳輸系統(tǒng)。
2021-06-02 06:18:50
、分析并生成高速模擬信號 請點擊彩色方框查看或申請推薦的解決方案。設(shè)計注意事項高速數(shù)據(jù)采集系統(tǒng)高速數(shù)據(jù)采集系統(tǒng)采用高速集成電路來觸發(fā)和采集高數(shù)據(jù)速率流控制和存儲。內(nèi)核子系統(tǒng)包括： 模擬輸入前端
2012-12-12 11:48:15
本文給出了基于FPGA高速數(shù)據(jù)采集系統(tǒng)中的輸入輸出接口的實現(xiàn)，介紹了高速傳輸系統(tǒng)中RocketIO設(shè)計以及LVDS接口、LVPECL接口電路結(jié)構(gòu)及連接方式，并在我們設(shè)計的高速數(shù)傳系統(tǒng)中得到應(yīng)用。
2021-04-29 06:04:42
怎么實現(xiàn)基于USB2.0的高速同步數(shù)據(jù)采集系統(tǒng)的設(shè)計？
2021-05-21 06:47:15
高速數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計高速數(shù)據(jù)采集系統(tǒng)的軟件設(shè)計
2021-06-03 06:04:08
`求基于XILINX的FPGA數(shù)據(jù)采集系統(tǒng)，感激不盡！`
2015-06-29 22:13:07
綜合考慮到圖像采集系統(tǒng)所要求的實時性，可靠性，以及FPGA在數(shù)字電路的設(shè)計中的優(yōu)勢，為此本文討論如何利用FPGA設(shè)計基于LVDS的圖像數(shù)據(jù)采集傳輸系統(tǒng)？
2021-04-08 06:48:28
怎么設(shè)計一種高速數(shù)據(jù)采集系統(tǒng)？數(shù)據(jù)采集系統(tǒng)的組成及原理是什么？如何實現(xiàn)高速A／D轉(zhuǎn)換器與DSP的接口設(shè)計？
2021-04-12 06:10:22
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)該怎樣去設(shè)計？
2021-04-29 06:59:21
高速數(shù)據(jù)采集卡系統(tǒng)的硬件怎樣去設(shè)計？高速數(shù)據(jù)采集卡系統(tǒng)的軟件怎樣去設(shè)計？
2021-04-28 06:16:28
采用PCI總線流水式高速數(shù)據(jù)采集系統(tǒng)設(shè)計摘要:目前基于PCI總線的高速數(shù)據(jù)采集系統(tǒng)，大多采用高速A/D,CPLD或FPGA,FIFO或雙端口RAM以及通用PCI接口來設(shè)計，其通用性、靈活性差，不能
2009-10-30 15:09:49
AD574A 是美國模擬數(shù)字公司（Analog）推出的單片高速12 位逐次比較型A/D 轉(zhuǎn)換器，內(nèi)置雙極性電路構(gòu)成的混合集成轉(zhuǎn)換顯片，具有外接元件少，功耗低，精度高等特點，并且具有自動校
2008-12-21 15:35:58
328 論述了AD574逐次逼近型12位模數(shù)轉(zhuǎn)換器的原理、應(yīng)用以及與單片機所構(gòu)成的數(shù)據(jù)采集系統(tǒng),分析了系統(tǒng)的硬件、軟件結(jié)構(gòu)和具體操作,給出了AD574與AT89C51單片機的接口線路圖.
2009-04-28 16:39:54135 本文對高速數(shù)據(jù)采集系統(tǒng)的設(shè)計進行了討論，介紹利用高速線性放大器、高速A/D 轉(zhuǎn)換芯片、ISP 器件制作的DMA 接口，設(shè)計以單片機為核心的高速數(shù)據(jù)采集系統(tǒng)的方法。關(guān)鍵詞: I
2009-07-15 11:16:0022 本文提出了一種用于雷達回波信號采集的高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)實現(xiàn)了對數(shù)十兆赫的回波信號進行連續(xù)的采樣和存儲。系統(tǒng)通過FPGA控制數(shù)據(jù)連續(xù)采集、緩沖，通過PCI9056將緩沖區(qū)
2009-08-15 11:45:5323 本文介紹了一種基于浮點放大技術(shù)的寬動態(tài)范圍數(shù)據(jù)采集系統(tǒng)。系統(tǒng)采用AT89S52作為核心控制器，采用12 位A/D 轉(zhuǎn)換器AD574A，應(yīng)用浮點放大技術(shù)，以低成本實現(xiàn)了120dB的大動態(tài)范圍數(shù)
2009-09-02 08:18:4271 提出了使用FPGA控制DDR SDRAM的讀寫和Signaltap II的觸發(fā)條件，實現(xiàn)了高速數(shù)據(jù)采集。通過FPGA和DDR SDRAM完成高速數(shù)據(jù)采集之后，利用在線邏輯分析儀Signaltap II將采集到的數(shù)據(jù)借助JTAG口
2009-09-15 16:25:2631 本文介紹了一種基于FPGA 的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，描述了系統(tǒng)的主要組成及FPGA 的實現(xiàn)方法。在硬件上FPGA 采用ACEX1K100 器件，用于實現(xiàn)A/D 轉(zhuǎn)換器的控制電路、多路
2009-12-19 16:02:3350 介紹了一種基于FPGA 的超高速數(shù)據(jù)采集與處理系統(tǒng)，給出了系統(tǒng)實現(xiàn)的方案，并詳細闡述了各硬件電路的具體構(gòu)成。對系統(tǒng)軟件功能做了簡要介紹，并利用嵌入式邏輯分析儀對該超高
2010-01-20 16:03:2758 在VC++6.0中利用MSComm控件實現(xiàn)串口通信時實時性較差,系統(tǒng)資源利用不足,無法滿足高速串口數(shù)據(jù)采集軟件的編程要求.針對高速串口數(shù)據(jù)采集軟件的設(shè)計要求,提出了基于多線程技術(shù)和自
2010-03-02 14:28:41100 本文提出一種基于SOPC(可編程片上系統(tǒng))和USB2.0的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案，并利用Labview實現(xiàn)虛擬儀器的設(shè)計；介紹此方案中用到的USB接口芯片CY7c68013的工作原理，利用FPGA實現(xiàn)的SOP
2010-07-17 17:10:3522 AD574A引腳圖及應(yīng)用電路圖
AD
2007-12-03 20:40:3312748 
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)
隨著科學(xué)技術(shù)的發(fā)展，數(shù)據(jù)采集技術(shù)進入到越來越多的領(lǐng)域。目前，已廣泛應(yīng)用于通信，圖像處理，軍事應(yīng)用，消費電子，智能控制等方面
2009-04-20 11:03:132118 
基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
近年來筆記本電腦迅速普及和更新，其中大部分已經(jīng)
2009-04-22 19:56:151347 
高速數(shù)據(jù)采集系統(tǒng)中精確時標的CPLD實現(xiàn)方法
本文介紹一種利用復(fù)雜可編程邏輯器件給高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時間標簽的方法，并
2009-07-20 12:42:23609 AD574A與MCS-51單片機接口
2009-10-25 11:52:064045 
基于CPLD／FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
0 引 言 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運算能力差；
2010-01-27 09:35:01508 
FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用
概 述在高速數(shù)據(jù)采集方面，FPGA有單片機和DSP無法比擬的優(yōu)勢。FPGA的時鐘頻率高，內(nèi)部時延小，全部控制邏輯都可由硬
2010-03-30 10:51:15881 
為解決現(xiàn)有采集存儲系統(tǒng)不能同時滿足高速率采集，大容量脫機且長時間持續(xù)存儲的問題，設(shè)計了一種基于SATA硬盤和FPGA的數(shù)據(jù)采集和存儲方案。本設(shè)計由AD9627轉(zhuǎn)換芯片，Altera Cyclone系列
2011-11-15 11:35:19169 隨著現(xiàn)代科學(xué)研究和工業(yè)生產(chǎn)對數(shù)據(jù)采集要求的日益提高，很多場合都需要對高頻模擬信號進行高速、商精度的t化采集。本文針對高速數(shù)據(jù)采集系統(tǒng)中的實時性、采集速率等問題提出了
2011-11-16 12:55:34114 CPLD在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用! 介紹了高速數(shù)據(jù)采集系統(tǒng)的整體框架分析了其中的通用部分CPLD系列產(chǎn)品的特點及其開發(fā)軟件.CPLD根據(jù)高速數(shù)據(jù)采集系統(tǒng)的需要VHDL語言的形式,介紹了由
2011-12-17 00:12:0026 為了提高大型實驗設(shè)備的利用率，在此提出利用Matlab、數(shù)據(jù)庫、FPGA和服務(wù)器等軟硬件設(shè)施，實現(xiàn)遠程實驗系統(tǒng)數(shù)據(jù)采集的方案。該方案中設(shè)計了基于FPGA的數(shù)據(jù)采集箱，利用數(shù)據(jù)采集箱將
2012-05-17 09:41:192031 
基于FPGA的高速USB2.0數(shù)據(jù)采集系統(tǒng)主控電路設(shè)計
2016-01-04 15:31:550 高速數(shù)據(jù)采集系統(tǒng)中的FPGA的設(shè)計，下來看看
2016-05-10 11:24:3315 基于FPGA的PXI數(shù)據(jù)采集系統(tǒng)設(shè)計，下來看看
2016-05-10 13:45:2835 于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計。
2016-05-10 13:45:2841 基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計，下來看看。
2016-05-10 13:45:2859 基于FPGA的高速數(shù)據(jù)采集硬件系統(tǒng)設(shè)計.
2016-05-10 17:06:4043 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)接口設(shè)計.
2016-05-10 17:06:4027 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計,下來看看
2016-05-10 17:06:4019 基于FPGA高速數(shù)據(jù)采集的解決方案，下來看看
2016-05-11 09:46:0113 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計，用ad芯片和sdram構(gòu)成高速數(shù)據(jù)采集系統(tǒng)。
2016-05-17 09:49:5135 基于FPGA的新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
2016-09-22 13:05:3822 六通道高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
2017-01-17 19:54:2411 基于PXI架構(gòu)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計_黃宇
2017-02-07 15:17:366 單片機高速數(shù)據(jù)采集系統(tǒng)的設(shè)計_張俊梅
2017-03-19 11:28:162 基于CPLD高速數(shù)據(jù)采集系統(tǒng)設(shè)計_鮮果
2017-03-19 11:45:233 設(shè)計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng)，FPGA 負責(zé)控制A/D轉(zhuǎn)換器，保證了采樣精度與處理速度，ARM負責(zé)邏輯控制及與上位機交互的實現(xiàn)，并將采集到的數(shù)據(jù)通過USB高速上傳至主機進行實時處理。對模擬數(shù)據(jù)采集的測試結(jié)果達到了較高的采樣精度和速度，驗證了整個系統(tǒng)的高速性和可行性。
2017-11-18 12:47:104154 
本文介紹了基于AD574A的腦電信號采集及在線仿真，根據(jù)腦電信號的特點，將電極采集到的模擬信號經(jīng)信號調(diào)理后，采用FPGA芯片EP2C8Q208C8來控制AD574A的轉(zhuǎn)換，通過軟硬件的設(shè)計與實現(xiàn)，并仿真驗證，提高系統(tǒng)的可靠性和通用性。
2017-12-20 09:33:586936 
為提高處理能力，設(shè)計了2×2并行流水結(jié)構(gòu)的FPGA矩陣并作為處理核心用于高速數(shù)據(jù)采集與控制。在分析了多片FPGA的同步驅(qū)動原理以及協(xié)作模型的基礎(chǔ)上，綜合利用雙時鐘沿觸發(fā)傳輸、資源重復(fù)與時間重疊技術(shù)
2018-10-23 19:32:545 介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計和實現(xiàn)，其FPGA采用Altera公司ACEX 1K系列的EPIK50Tcl443器件，DSP芯片采用TI公司TMs320系列
2018-11-07 17:18:2418 2018年8月,西安慕雷電子發(fā)布了全球頂級高速數(shù)據(jù)采集記錄存儲系統(tǒng)，采樣率高達4GSPS，分辨率12bit，模擬帶寬2GHZ,記錄存儲帶寬高達6GB/S！西安慕雷電子供應(yīng)全球頂級高速數(shù)據(jù)采集卡及超寬
2018-11-13 21:21:34486 設(shè)計了以FPGA器件XCSVIXS0為核心處理芯片的高速數(shù)據(jù)采集存儲系統(tǒng)。在XCSVLXS0內(nèi)部實現(xiàn)的高速狀態(tài)機和相位延遲時鐘作用下，采用4片高速A／D器件流水工作來提高數(shù)據(jù)采集速度。同時
2018-12-10 16:47:0122 高速雷達數(shù)據(jù)采集系統(tǒng)的設(shè)計方法。該系統(tǒng)由FPGA芯片完成各芯片之間的邏輯控制，具有設(shè)計靈活、結(jié)構(gòu)簡單、實時性高、可靠性高等優(yōu)點。
2018-12-24 15:20:0019 設(shè)計了基于FPCA的CCD高速數(shù)據(jù)采集與處理系統(tǒng)。FPGA采用ALTERA公司EPlC6Q240C8，采用AD574實現(xiàn)模／數(shù)轉(zhuǎn)換，給出了其在QuartuslI環(huán)境下的仿真結(jié)果。實驗證明，該硬件電路結(jié)構(gòu)簡單、成本低廉、可靠性高、功耗較低，滿足了工程項目模塊化的要求。
2019-10-23 15:07:009 介紹一種基于Actel公司Fusion StartKit FPGA的線陣CCD圖像數(shù)據(jù)采集系統(tǒng)。以FPGA作為圖像數(shù)據(jù)的控制和處理核心，通過采用高速A／D、異步FIFO、UART以及電平轉(zhuǎn)換、放大
2021-02-02 17:12:325 本文詳細介紹了一種基于 PCI 總線的高速數(shù)據(jù)采集系統(tǒng)的原理、組成和功能以及在 Windows 2000 環(huán)境下進行數(shù)據(jù)采集和存儲的方法。該系統(tǒng)用于某型號衛(wèi)星下行的高速數(shù)據(jù)采集。系統(tǒng)設(shè)計與技術(shù)的通用性可應(yīng)用于其它類似的高速數(shù)據(jù)采集與處理系統(tǒng)中。
2021-04-14 14:29:3013 AD574A：完整的12位A/D轉(zhuǎn)換器數(shù)據(jù)表
2021-04-22 09:15:1411 基于FPGA+STM32雙處理器的高速數(shù)據(jù)采集系統(tǒng)
2021-06-25 10:38:0464 點擊上方 藍字 關(guān)注我們 目前，在數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計方案中，有采用通用單片機和USB相結(jié)合的方案，也有采用DSP和USB相結(jié)合的方案，前者雖然硬件成本低，但是時鐘頻率較低，難以滿足數(shù)據(jù)采集系統(tǒng)
2023-10-06 14:55:021256 
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論