2.2、控制器（Controller）模塊功能實現(xiàn)

　　控制器（Controller）主要任務是對AD574A的控制和對Adram執(zhí)行寫入操作，這里采用VHDL語言來實現(xiàn)，VHDL是基于狀態(tài)機的一種語言［2］。圖3是AD574A的時序圖，在此基礎上可繪出控制器（Controller）的狀態(tài)機狀態(tài)轉(zhuǎn)換圖［3］，如圖4所示。

　　圖4 控制器（Controller）模塊的狀態(tài)轉(zhuǎn)換關系

　　通過對狀態(tài)轉(zhuǎn)換圖的分析可看出，其5個狀態(tài)的關系如下：

　　（1）S0初始化狀態(tài)：AD574A尚未被選中，控制輸出狀態(tài)分別為CS=1，RC=1，CE=1，內(nèi)部鎖存信號為lock=0;

　　（2）S1啟動A/D轉(zhuǎn)換狀態(tài)：AD574A芯片被選中并開始啟動A/D轉(zhuǎn)換，控制輸出狀態(tài)分別為CS=0，RC=0，CE=1，內(nèi)部鎖存信號為lock=0;

　　（3）S2采樣等待狀態(tài)：數(shù)據(jù)采樣，控制輸出狀態(tài)分別為CS=0，RC=0，CE=1，內(nèi)部鎖存信號為lock=0;

　　（4）S3數(shù)據(jù)輸出有效狀態(tài)：數(shù)據(jù)輸出有效，控制輸出狀態(tài)分別為CS=0，RC=1，CE=1，內(nèi)部鎖存信號為lock=1;

　　（5）S4采樣數(shù)據(jù)鎖存狀態(tài)：采樣數(shù)據(jù)鎖存，控制輸出狀態(tài)分別為CS=0，RC=1，CE=1，內(nèi)部鎖存信號為lock=0［4］。

　　該模塊利用VHDL語言來編程實現(xiàn)，并且在MAX+PLUSⅡ的環(huán)境進行仿真測試［2］，圖5為時序仿真結(jié)果。

　　圖5 ?控制器（Controller）模塊仿真結(jié)果

　　3、設計內(nèi)嵌雙口（Adram）

　　內(nèi)嵌雙口RAM由基于參數(shù)可設置模塊庫LPM（LibraryofParameterizedModules）實現(xiàn)，LPM中包含較多典型電路模塊，可以通過圖形或硬件描述語言的形式進行調(diào)用［5］。在MAX+PLUSII中可以很方便地調(diào)用LPM庫函數(shù)，設計者既可以在直接圖形輸入法中調(diào)用，也可以通過HDL源文件調(diào)用，從而提高IC設計的效率。通過采用LPM標準，設計輸入工具、綜合工具［6］、實現(xiàn)工具，對于同一個邏輯功能在不同抽象層次的描述達成了統(tǒng)一［7］，LPM輸入法具備與圖形輸入法同等的高效率。在megafunction/storage庫中提供3種RAM模塊，分別為LPMRAMIO、LPMRAMDQ、LPMRAMDP。其中LPMRAMDP可用來構(gòu)建雙端口RAM，將輸入、輸出完全分開，即數(shù)據(jù)輸入時使用輸入地址總線，輸出時使用輸出地址線［8］，這種設計充分發(fā)揮CPLD/FPGA處理速度高，以及并行處理的特點，進而提高數(shù)據(jù)的吞吐量。為實現(xiàn)設計要求，LPMRAMDP各參數(shù)按圖6設定。

　　圖6 ?LPMRAMDP參數(shù)設定

　　4、設計地址計數(shù)器（Addrcnt）

　　利用VHDL語言實現(xiàn)地址計數(shù)器（Addrcnt），圖7為其時序仿真。

　　圖7 ?Addrcnt模塊仿真結(jié)果

　　5、結(jié)束語

　　利用一種高性能的12位逐次逼進式A/D轉(zhuǎn)換器AD574A作為控制器，構(gòu)建了一種基于FPGA的數(shù)據(jù)采集控制系統(tǒng)。系統(tǒng)包含

　　（1）內(nèi)嵌雙口，在FPGA內(nèi)部實現(xiàn)的RAM用于寫入操作;

　　（2）地址計數(shù)器，用于提供存儲地址保存采集數(shù)據(jù)。測試結(jié)果顯示，該系統(tǒng)不僅簡化了電路，系統(tǒng)整體性能也得以提升，具備高采樣精度、高集成度，并且速度快、靈活性強、可靠性高，易于升級與擴展。