KIT STARTER COOLRUNNER-II
2023-03-30 11:49:21
它們的基本設計方法是借助于 EDA 設計軟件,用原理圖、狀態機和硬件描述語言等方法,生成相應的目標文件,最后用編程器或下載電纜,由 CPLD/FPGA 目標器件實現。 生產 CPLD/FPGA
2019-03-04 14:10:13
親愛的朋友們，作為一個業余愛好者，我想問一個關于通過板載USB端口連接我的CoolRunner-II CPLD入門套件的問題。是否可以使用板載USB設備對CPLD進行編程，然后將其作為已實現應用程序的通信接口進行優化？如果有可能，我應該怎么做？ :)或者我需要實現額外的通信接口？瑪麗亞，提前謝謝你。
2019-08-20 10:48:23
嗨團隊，我在我的卡設計中使用Coolrunner 2 XC2C256 -7FT256 CPLD。該設計要求我將UART線（TXD，RXD，RTS和CTS）引腳復用為4個端口。它是TXD和RTS的1
2019-04-23 14:50:44
GPS MODULE - COPERNICUS II DIP (
2023-03-29 19:42:43
針對GPS測量系統數據傳輸過程中的安全問題，采用FPGA技術設計了GPS數據加密系統。系統移植MD5算法到NIOS中對系統口令加密，并設計DES IP對GPS數據加密。實驗表明，該設計可有效防止GPS數據被非法竊取，具有安全性強、速度快、操作簡便等特點。
2019-08-22 06:03:00
XtremeDSP 視頻入門套件加速 FPGA 上的視頻開發106.3用 Spartan-3A DSP 器件實現汽車應用中的塊匹配146.4 利用 CoolRunner-II CPLD 設計 GPS 系統
2012-02-27 15:46:40
This bulletin explains how to interface the Garmin GPS II Plus (p/n 2263-065) to the data collection system.
2019-03-18 13:26:17
KIT STARTER COOLRUNNER-II BUNDLE
2023-03-22 20:00:18
立題簡介：內容：MCU+CPLD/FPGA實現GPIO擴展與控制；來源：實際得出；作用：MCU+CPLD/FPGA實現GPIO擴展與控制；仿真環境：Quartus II 11.0；日期
2021-11-04 07:42:16
需要旅行，并希望在我的酒店房間工作后學習和玩CPLD。也許BootCamp可能是一個解決方案，但我不喜歡分區我的HD并在開始時決定啟動什么操作系統。此外，我無法從Mac跳到araound，反之亦然。schneetiger先謝謝你的幫助。
2019-09-02 09:58:50
KIT STARTER COOLRUNNER-II LP/LC
2023-03-22 19:57:00
你好。我試圖了解Xilinx參考設計（XAPP391：使用CoolRunner-II CPLD設計16b / 20b編碼器/解碼器））。當執行功能模擬（包括在下載文件中）時，解碼器的錯誤檢測信號在
2018-09-28 11:18:56
XC2C32A CoolRunner-II CPLD 的一般IO 輸出電流是多少呀，採用了RC濾波，如果發現IO輸出控制端延遲了，但電容不能減小，EMI會不過，那電阻能縮小到什麼程度呢，求有相應中文資料或大神解釋相關應用
2013-11-04 14:31:09
)? Virtex-E FPGA(XCV5)? SPARTAN-6 FPGA(XC6S)? SPARTAN-3 FPGA(XC3S)? CoolRunner-II CPLD(XC2C)? 配置存儲器完整版資料：Xilinx公司產品導購手冊[hide][/hide]
2012-02-28 16:43:31
控制性結合Nios II軟核的靈活的功能，可方便地實現功能修改和添加；高度地集成能力，較大程度上減少產品體積以及外部信號對系統的干擾，增加了系統的可靠性、穩定性和靈 活性。利用GSM和GPS進行定位數據的無線傳輸系統具有簡單、穩定、可靠、覆蓋范圍廣的特點，而且在成本上具有較大地優勢。
2015-01-30 11:05:50
你好，我一直在嘗試使用CPLD套件來控制步進電機，但是當我將其下載到CPLD套件時似乎無法工作。是不能在xc2c256 coolrunner 2 CPLD上實現狀態機，或者我的代碼是錯誤的，如果有
2019-02-12 10:06:36
你好，我正在嘗試在Coolrunner2系列CPLD上實現一個系統。該系統通過不同的輸入進行控制。其中一個編碼為2個字節，在翻譯期間被刪除。[警告]：Cpld：1007- 刪除未使用的輸入
2018-10-08 17:39:45
GPS與GPRS分別是什么？基于GPS／GPRS的車輛監控系統是由哪些部分組成的？基于GPS／GPRS的車輛監控系統如何去實現？
2021-05-14 06:36:50
如何實現μC/OS-II系統的移植？
2021-04-28 06:01:29
本文以DSP和CPLD為主體，構建電池管理系統的硬件平臺，并在DSP內部嵌入μC／OS-II實時操作系統，可大大提高系統的穩定性和實時響應能力，增強系統的可擴展性和可移植性。
2021-05-13 07:00:27
配置指南時，它說Virtex 5和Spartan 6能夠通過CPLD或微控制器進行配置，但它只討論了Coolrunner II如何配置Virtex 5，但它沒有說明配置斯巴達6.有什么幫助嗎？以上
2019-07-02 11:04:53
設計的基于CPLD與單片機的高速數據采集系統在QUARTUS II軟件中進行了仿真并達到了預期的控制邏輯。
2021-04-13 06:07:06
應用cpld的光端機的實現，介紹了原理和系統框架，資料是河南恒茂的朋友提供的，給大家分享一下。
2014-06-10 09:00:41
怎么實現基于51單片機&GPS的導航系統設計？
2021-09-30 07:40:24
介紹了一種基于CPLD和MT8880的遠程控制及語音通信的解決方案。給出了系統的原理框圖和關鍵電路， 并對關鍵電路的工作原理進行了說明; 最后給出了系統主機控制器中關鍵模塊的QUARTUS II設計圖及基于VHDL語言的MT8880收發程序源代碼。[/td]
2021-05-26 07:01:53
本沒計以DSP和CPLD為主體，構建電池管理系統的硬件平臺，并在DSP內部嵌入μC/OS-II實時操作系統，可大大提高系統的穩定性和實時響應能力，增強系統的可擴展性和可移植性。
2021-05-18 06:28:15
怎么實現基于伽利略衛星網絡的GPS系統設計？
2021-06-02 06:56:02
怎么實現嵌入式GPS導航系統的設計？
2021-05-26 07:07:59
數字系統的設計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現數字設計。除了這些數字功能之外，FPGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CPLD的數字邏輯單元實現共模功能，從而構建模數轉換器(ADC)。
2019-08-19 06:15:33
怎樣將gps芯片防到我自己的系統中？ 想再系統中加入gps功能，如何實現呢？
2022-06-22 11:53:31
Xilinx—FPGA中文實例教程Spartan-3E入門實驗板使設計人員能夠即時利用Spartan-3E系列的完整平臺性能。設備支持：Spartan-3E、CoolRunner-II關鍵特性
2012-02-28 15:51:22
如何實現CPLD的在系統編程？
2021-04-25 07:05:12
嗨，我目前正在使用Artix-7 FPGA和Coolrunner II CPLD。在完成FPGA配置之前，CPLD將在復位時保留電路板上的所有內容。所以，我需要監控那個引腳。我的DONE引腳如下
2020-07-20 10:43:01
開始，因為我閱讀比VHDL更容易）和設計CPLD。我的雇主從事嵌入式設計業務，其設計主要基于PLD。我購買了CoolRunner II套件并下載了Xilinx ISE軟件套件。關于Verilog的好書
2019-01-11 10:55:16
CPLD CoolRunner -II Family 750Gates 32 Macro Cells 200MHz 0.18um, CMOS Technology 1.8V 32Pin QFN
2022-05-30 16:48:06
EPM570T144C5N - 芯片, CPLD, MAX II, 570單元, 144TQFP
2022-07-29 17:19:16
Xilinx CoolRunner XPLA3 CPLDs provide designers with several useful configuration optionsfor each
2009-05-13 12:58:31
28 An interface to the 8051 microcontroller has been implemented in a CoolRunner XPLA3 CPLD
2009-05-13 14:57:0015 Implementing Keypad Scanners with CoolRunner-II
This application note provides a functional
2009-05-14 11:01:2420 在單片機系統中使用CPLD，可使系統構成靈活，提高可靠性，縮短開發周期。介紹在MCS-51 應用系統中的CPLD 應用設計實例， 詳細分析CPLD 的應用和實現方法，提出設計中選用和使用CPLD
2009-05-14 13:49:4939 介紹了基于CPLD 和EDA 技術的BIT(機內測試)系統的實現。本系統以CPLD 為控制核心，在MAX+PLUSII 環境下采用VHDL 語言實現了系統接口及測頻電路。該系統具有集成度高、靈活性強、易于開
2009-09-03 09:30:519 由高速圖像采集子系統和GPS 精密授時子系統構成，為圖像采集提供精確的時間基準。設計并實現了基于PCI 總線的GPS 時間獲取板卡，并完成了一系列軟件的設計開發。首先通過CPLD
2009-12-19 14:01:0721 本文介紹了Jupiter GPS 接收板及其提供的時間信息，利用Jupiter GPS 接收板設計并實現了完整的自動授時時鐘系統，可對本地時鐘和計算機時鐘進行自動和手動同步，時鐘精度可達毫
2009-12-26 11:06:1222 用CoolRunner-II CPLD降低設計難度(提高易用性):CoolRunner-II CPLD 入門套件內置實時功耗測量與報告功能。XMeter程序讀出1.8V電源的功耗測量值，并且將數據實時繪制成曲線圖。
2010-04-25 10:27:2616 CoolRunner-II CPLD應用資料
This application note describes a method to configure Xilinx FPGAs
2010-05-13 13:54:2411 CPLD應用資料
Managing Power with CoolRunner-II CPLDs
This application note demonstrates how multiple
2010-05-13 14:00:1939 在單片機系統中使用CPLD，可使系統構成靈活，提高可靠性，縮短開發周期。介紹在MCS-51應用系統中的CPLD應用設計實例，詳細分析CPLD的應用和實現方法，提出設計中選用和使用CPLD的
2010-07-14 14:04:2539 介紹了基于CPLD的刷卡式電腦聯網集控型自動存包系統的設計，并對系統的軟硬件構成、CPLD內部邏輯設計、工作原理等進行了詳細說明。該系統速度快、安全性好、可靠性高，而且具
2010-07-16 15:11:1220 由高速圖像采集子系統和GPS精密授時子系統構成,為圖像采集提供精確的時間基準。設計并實現了基于PCI總線的GPS時間獲取板卡,并完成了一系列軟件的設計開發。首先通過CPLD硬件實
2010-07-23 10:52:1516 XCR3256是Xilinx公司推出的CoolRunner系列CPLD器件,在數字系統設計中的應用非常廣泛。本文詳細分析了CoolRunner系列CPLD的特點、結構及功能,使用VHDL語言編程實現數字邏輯，實現了水下沖擊
2010-08-06 16:29:0715 基于CPLD和嵌入式系統的高速數據采集系統的設計與實現
介紹一種基于CPLD和嵌入式系統的高速數據采集系統，并詳細闡述了系統的結構和軟硬件的實
2009-10-15 23:46:59
616 
Altera增強MAX II系列，進一步拓展其CPLD應用
Altera公司宣布，提供工業級溫度范圍以及功耗更低的MAX IIZ器件，從而進一步增強了MAX II CPLD系列。MAX IIZ CPLD完美的結合了邏輯
2009-11-05 09:53:581283 GPS定位替代系統的FPGA實現
概述：本文在分析目前使用的GPS定位系統的基礎上，探討了一種替代系統，系統通過接收不同城市廣播電臺的發出的報時信號，算出這些地
2010-04-17 17:40:351023 
Spartan-3E入門實驗板使設計人員能夠即時利用Spartan-3E系列的完整平臺性能。 設備支持：Spartan-3E、CoolRunner-II 關鍵特性：Xilinx 器件
2011-01-18 16:23:32110 This white paper provides an overview of the RealDigital technology used in Xilinx CoolRunner-II
2011-03-31 17:35:2718 供電元件關斷和接通(也稱為閃斷)功能需要很少的系統干預，是非常有用的節電技術。Altera MAX II CPLD支持簡潔的上電排序，提供專用功能，非常適合實現這類技術。本應用筆記討論利用
2011-04-13 14:17:5346 本文介紹了基于CoolRunner CPLD的MP3應用開發板的設計流程，驗證了利用現有IP Core設計的可行性和高效性。在設計過程中，硬件(實驗評估板)的設計和基于IP Core的算法設計可同步進行，避免
2011-08-18 10:14:511491 
This application note shows how a Xilinx CoolRunnerTM-II CPLD can be used as a simplelogical switch
2012-02-09 14:25:5632 The CoolRunner-II CPLD is a highly uniform family of fast, low-power devices. Theunderlying
2012-02-09 17:14:3625 for a N x N DigitalCrosspoint Switch. The code is designed with eight inputs and eight outputs in order to targetthe 128-macrocell CoolRunner-II CPLD device but can
2012-02-09 17:19:3723 本資料是關于基于Quartus II FPGA/CPLD數字系統設計實例（VHDL源代碼文件），需要的可以自己下載。
2012-11-13 14:03:36907 NBP13 Xilinx CoolRunner-II PQ208 Rev1.01
2016-02-17 14:51:490 基于CPLD的SGPIO總線實現及應用
2017-01-24 16:00:5175 GPS接收機中1553B總線接口的CPLD設計
2017-02-07 15:53:4310 基于單片機的GPS智能導游機系統設計與實現_付欣瑋
2017-03-17 10:27:4610 ARM9和μC_OS-II的SD卡文件系統設計與實現
2017-10-31 11:09:397 PicoBlaze是8位微處理器，在Xilinx公司的Virtex、Spartan-II系列以上FPGA與CoolRunner-II系列以上的CPLD器件設計中以IP核的方式提供，使用是免費的?。常見的版本有KCPSM3和KCPSM6。其中KCPSM支持7系列的Xilinx FPGA。
2017-11-17 20:28:013437 
介紹了一種用CPLD(復雜可編程邏輯器件)作為核心控制電路的測試系統接口，通過時cPLD和竹L電路的比較及cPLD在系統中實現的強大功能，論述了CPLD在測試系統接口中應用的可行性和優越性，簡單介紹
2019-01-01 16:18:001472 
CoolRunner II汽車256宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-19 14:49:153 CoolRunner II汽車384宏單元裝置設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-19 14:49:186 CoolRunner II汽車64宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-20 11:12:2513 CoolRunner II汽車128宏單元設備是專為高性能和低功耗應用而設計的。這為高端通信設備節省了電能，并為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-20 11:12:266 CoolRunner?II汽車32宏單元設備是專為高性能和低功耗應用而設計的。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-21 11:34:558 Xilinx CoolRunner?-II汽車CPLD提供與XA9500XL CPLD系列相關的高速和易用性，以及在單個CPLD中的極低功率多功能性。這意味著，完全相同的部件可以用于高速數據通信
2019-02-21 15:04:219 CoolRunner?II 32宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-22 11:47:4146 CoolRunner II 512宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-22 11:47:306 CoolRunner II 384宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-22 16:21:4212 Xilinx CoolRunner?-II CPLD提供與XC9500/XL/XV CPLD系列相關的高速和易用性，在單個CPLD中具有極低功率的XPLA3系列多功能性。這意味著，完全相同的部件
2019-02-22 17:25:506 CoolRunner II 128宏單元設備設計用于高性能和低功耗應用。這為高端通信設備節省了電能，為電池驅動的設備提供了高速電能。由于低功耗的備用和動態運行，提高了系統的整體可靠性。
2019-02-26 10:29:2423 無論是設計通信、消費、計算機或工業應用，MAX II器件都能夠為成本和功率受限的控制通道應用提供所需的功能。MAX II更低的價格，更低的功率和更大的容量使其成為復雜控制應用的理想方案，包括以往不可能在CPLD中實現的新應用。
2019-03-27 16:42:5518 MAX II具有傳統CPLD設計的低成本特性，MAX II CPLD還進一步提高了高密度產品的功耗和成本優勢，可以使用MAX II CPLD來替代高功耗和高成本ASSP以及標準邏輯CPLD。
2019-12-18 07:04:003059 
Altera的MAX? II 系列在所有CPLD系列中，其單位I/O引腳的功耗和成本都是最低的。MAX II CPLD支持高級功能集成，以降低系統設計成本。
2019-12-12 07:02:002421 
CPLD實現Watchdog 功能，通過對寄存器的操作，實現Watchdog各項功能。CPLD 內部Watchdog 模塊邏輯框圖如下所示。
2019-06-12 15:59:3310 CoolRunner-II是一個可幫助設計人員開發出最新的CPLD設計的完整工具箱！
2019-11-14 16:03:172374 
Quartus II軟件為使用Altera？FPGA和CPLD設備進行設計的系統設計師提供了一個完整的軟件解決方案。Quartus II程序員是Quartus II軟件包的一部分，它允許您編程
2020-09-17 14:41:0032 立題簡介：內容：MCU+CPLD/FPGA實現GPIO擴展與控制；來源：實際得出；作用：MCU+CPLD/FPGA實現GPIO擴展與控制；仿真環境：Quartus II 11.0；日期
2021-10-29 10:21:112 電子發燒友網站提供《利用MAX II CPLD實現LCD控制器.pdf》資料免費下載
2023-11-10 09:36:390 AMD公司近日宣布，將停產一系列老舊的芯片產品，包括CoolRunner和CoolRunner II CPLD芯片，以及Spartan II和Spartan 3 FPGA芯片。
2024-01-18 17:00:06746
電子發燒友App
工商網監
評論