模擬采集部分是所有數據采集系統的核心。微處理器、數字信號處理器、存儲器、固件、軟件驅動、操作系統和軟件應用都可能構成一個系統的大腦，但它們實際上還是模擬電路。要針對某種應用建立一個有必要的速度、分辨率和精度的系統，需要尋找模擬數據轉換器、運放、復用器和電壓基準的正確組合。

　　圖 1 是模數轉換器（ADC）中通過基本模擬信號的路徑。每個數據采集系統都要使用這種基本配置的某種形式。為每個元件所做的選擇會影響到對其他元件的選擇。

　　模擬信號路徑開始于輸入連接器。多數數據采集系統會在模擬電路前采用某種形式的電路保護。例如保險絲或箝位二極管等元件可以限制進入系統的電壓或電流，以保護元器件不會損壞。

　　數據采集系統很少采用單一的測量通道。數字萬用表（DMM）一般只有一個通道，但可以用繼電器與 DMM 結合來增加通道數。數據采集系統（無論是插件板、USB 模塊或獨立系統）每個通道都可能有一個專用的 ADC，或只有一個 ADC，由復用器（mux）連接到多個通道。每個通道都有專用 ADC 使系統的所有通道可以同時采樣。

　　在復用器之后（如果系統使用的話），可編程增益放大器（PGA）對來自傳感器或其他信號源的輸入電壓進行放大或衰減，使之最佳地適配 ADC 的輸入電壓范圍。有些系統可能采用第二只運放，它為輸入信號增加了一個 DC 偏置電壓。偏置電壓用于使信號偏移，使之定位于 ADC 輸入范圍的中心。因此，ADC 輸入電壓范圍就是選擇 PGA 的主要因素。

　　也可以使用附加的箝位電路來保護 ADC。在 ADC 之前，大多數系統設計者都增會加一個低通抗混疊濾波器。這個濾波器用于限制信號路徑的帶寬，在 ADC 進行信號數字化以前盡可能減少混疊的最后機會。

　　要成功地數字化模擬信號，ADC 需要一個基準電壓 Vref。有些 ADC 帶有內部基準，而其他則采用外接基準源。

　　Keithley Instruments 公司的高級總工

　　程師 Kevin Cawley 說：“我們偏向于外接電壓基準。我們認為，外接電壓基準要比內置的更穩定。”

　　United Electronic Industries（UEI）的工程經理 Alex Ivchenko 進一步說：“如果你用外接基準，就可以通過控制 ADC 基準電壓來調節輸入路徑的增益。如果輸入電壓太高，就需要提供一個更高的 Vref。”

　　ADC 的數字輸出可以是串行方式，也可以是并行方式。串行總線能提供更好的模擬性能，因為在一個給定時間內只有較少的線路需要改變，可以盡量減少在電源與地線上的反跳，并降低了總系統噪聲。但是，對于相同的位數，串行接口運行的時鐘頻率高于并行總線，因此，必須小心地發送信號以減少噪聲。

　　ADC 的選擇

　　ADC 的選擇涉及很多必須考慮的設計權衡。數據采集系統中的多數 ADC 都采用逐次逼近型（SAR）或 Σ-Δ架構。一般來說，SAR 器件的速度高于 Σ-Δ ADC，但 Σ-Δ 架構有更高的分辨率。如果需要高于 18 位的分辨率，就需要 Σ-Δ 轉換器。

　　ADC 的采樣率與電源電壓將決定可以使用的支持電路類型。以電源電壓為例，今天的多數 ADC 采用 CMOS 工藝而不是雙極工藝制造。CMOS 器件的功耗遠低于雙極器件，還可以采用較低的電源電壓軌運行。雙極器件可能需要 12V 或 15V 電壓軌，而 CMOS 器件可以采用5V、4V、3.3V、2.5V 甚至 1.8V 的單極電源。

　　盡管低電壓能降低功耗，但它們也壓縮了 ADC 的動態范圍。ADC 運行在 12V 時，其動態范圍是 0-4V 器件的六倍。因此，同樣數量的噪聲對 12V 系統的影響遠小于一個 4V 系統。所以，必須使進入 ADC 的噪聲低于 1 個最低有效位（LSB）。ADC 前的運放噪聲級要與 1 LSB 動態范圍相一致。這意味著24 位 ADC 的噪聲要比 16 位ADC 更低。

　　Cawley 稱，為獲得更好的動態范圍，應該盡可能使高電平信號遠離模擬通道。他指出，Keithley 的 DMM 在 10V 范圍內可以提供最佳的精度，此時對進入的信號既不需要放大也無需衰減。

　　設計者的工作

　　由于高電壓軌可提供更好的動態范圍，很多工業數據采集系統的設計者要求自己的運放和數據轉換器采用這類電壓軌。于是，ADC 制造商開發出了工作在 16V 電壓軌的 CMOS 數據轉換器。Analog Devices 公司高級現場應用工程師 Chris Hyde 指出，這些器件可以處理高達 15V 的傳感器輸入。

　　對低動態范圍的其他補償是盡可能早地對傳感器信號進行數字化。UEI 的 Ivchenko 說：“高速 ADC 價格已經下降到了一個讓過采樣更有意義的點位。”

　　使用了過采樣，就可以用數字濾波器降低噪聲。過采樣與濾波器越多，則噪聲抑制能力越好，但系統會更慢。Ivchenko 指出，采用 22n 過采樣及使用一個數字均化濾波器會提高噪聲性能。下表列出了給定位數下需要多少過采樣才能提高噪聲性能的情形。

　　對給定位數提高噪聲性能需要的過采樣值

　　Ivchenko 在 ADC 后加了一個“磚墻式”（120 dB/倍頻程）數字有限脈沖響應（FIR）濾波器，以降低噪聲并提取出感興趣的頻譜。然后，他提取一部分數據或作一個移動平均，使采樣速率能為應用所接受。

　　低壓 ADC 與運放要求有足夠的供電電流，才能在數據轉換期間保持信號穩定。Hyde 說：“設計者挑選的運放和電壓基準經常沒有足夠的驅動能力。一個電壓基準可能同時需要流出和流入電流。”一個 ADC 可能有一個動態輸入阻抗，而且可能需要一個低阻抗信號源作充分的耦合，才能維持基準電壓電平。

　　National Instruments 的模擬設計工程師 Luis Orozco 稱：“SAR 轉換器需要一種很低的輸出阻抗源來保持輸入信號在轉換期間不會變化。由于 SAR ADC 一般對其電源表現為高動態負載，我們要小心地旁路所有器件。”他指出，給一個 ADC 配用正確的運放非常重要。

　　Orozco 說：“一個運放要具備實現特定 ADC 規格的性能，它消耗的電流要比 ADC 自身多數倍。”ADC 的基準輸入與信號輸入表現類似。低功耗器件（如電壓基準）可能需要電容器或緩沖器，從而在 ADC 對基準采樣時保持輸出的穩定電平。

　　Ivchenko 補充說：“不僅如此，還應采用低等效串聯電阻（ESR）的旁路電容。可能的話盡量用 X7R 陶瓷電容，而不用鉭電容。電容器必須有足夠快的充放電速度，才能在轉換期間為 ADC 提供足夠的峰值電流。”高 ESR 會增加電容器的充放電時間。

　　圖 2 給出了提供充足電流的兩種方法。在圖 2a 中，一只電容器存儲能量，當 ADC 需要更多電流來保持基準電壓穩定時，電容為其供電。一般 22？F 的電容就夠用了，但要查看ADC 數據手冊來確認這一點。在圖 2b 中，運放用于 ADC 電壓基準的緩沖。運放給電壓基準提供了高阻抗輸入，同時其低阻抗輸出能為 ADC 提供充足的電流。雖然運放方案更講究，但它為 Vref 增加了一個偏置電壓，這會增加系統噪聲、功耗，而且成本也更高。

　　差分輸入

　　為改善動態范圍和噪聲抑制能力，應在數據采集系統中采用差分輸入。使用差分輸入時（與單端輸入相反），兩根信號線上的任何信號都被共模抑制（CMR）放大器或 ADC 排除掉了。如果傳感器輸出是單端的，可使用一種單端-差分轉換驅動電路（圖 3）。數據采集系統可以設計為使用單端輸入或差分輸入。

　　很多數據采集系統都用一個復用器來增加通道。復用器中的電阻與電容會影響信號的完整性。例如，來自復用器的電荷注入會將 DC 信號轉變為 AC 信號。導通電阻（Ron）與寄生電容相結合，就形成了一個低通濾波器，它有一個 RC 時間常數。圖 4 表示如果時間常數相對于采樣時間過長將會發生的事情。

　　這個系統錯誤可以很容易被測試。將一個復用數據采集系統中的兩個相鄰通道（如通道 0 和 1）連接到接近系統輸入極限的 DC 電壓上，如 +10V 和 -10V。接下來，在兩個輸入通道之間進行交替采樣。開始對每個通道進行幾次采樣，并逐漸轉為每通道一次采樣，然后切換通道。

　　如果時間常數快于采樣速率，則應看到二分之一采樣速率的一個方波。但如果時間常數過長，則所得到的是一個類似的三角波，因為通道之間有電荷注入。

　　Analog Devices 公司的 Hyde 說：“Ron 應不大于幾歐姆。數百歐的導通電阻對今天的多數數據采集應用而言太大了。”而 National Instruments 的 Orozco 主張，數百歐并不太大，因為上游運放有高輸入阻抗。

　　Hyde 還指出，復用器的導通電阻會根據系統輸入信號的幅度而變化。如果將通道從一個電壓軌變到另一個電壓軌，就需要了解通道的 RC 時間常數。當 Ron 隨電壓變化時，通道電容會產生一個隨頻率變化的阻抗。這些阻抗與電容一起構成了一個可變的低通濾波器，并造成失真。

　　Hyde 說：“通道必須落在 ADC 精度極限內，以防止電荷導致的錯誤。”新復用器的電容小于較老型號，他補充說。

　　技術數據

　　在設計數據采集系統時，當然要依賴于 ADC、運放和電壓基準的數據手冊。元器件制造商也會為自己的元件提供其他有價值的資源，如參考設計板（圖 5）。通常情況下，可以購買一塊參考設計板來評估元件，然后再將它們設計到自己的系統里。

　　數據手冊也提供了設計與布局信息，但 Keithley 的 Cawley 發現，數據手冊上的信息和參考設計板可能不一致。在設計一個 500 k 采樣/秒、18 位的數據采集系統時，Cawley 使用數據手冊中的設計信息，不過發現 ADC 產生的噪聲在 3 與 7 LSB 之間（5 ？V/LSB）。他說：“當我轉用參考設計推薦的布局時，噪聲跌到了 1 LSB 內。該參考設計在 QFP 器件下用了四層接地。用 9 個通孔連接接地層，但數據手冊用了一根從 ADC 到一只旁路電容的走線，而沒有用接地層。”

　　模擬 IC 制造商為 ADC 的設計提供了豐富的技術信息，無需支付費用就可以找到應用說明、數據手冊、在線研討會、技術論文，以及仿真軟件等。