英特爾20nm MLC的創(chuàng)新技術(shù)

　　日前英特爾發(fā)布了20nm MLC存儲顆粒樣品，它的芯片面積也減少了不少，以64Gb顆粒為例，20nm工藝的芯片面積為117mm2，英特爾25nm工藝同容量的芯片面積為162mm2，新工藝節(jié)約了約30%的芯片面積。當(dāng)然，這次升級并不只是在工藝上通過光刻來微小化存儲單元，結(jié)構(gòu)與材料上仍然發(fā)生一定的變化。25nm MLC存儲單元的控制柵（Control Gate）和絕緣膜纏繞在浮柵（Floating Gate）上，控制柵與浮柵重合面積絕大多數(shù)在側(cè)壁，耦合因子很大程度上也依賴于浮柵側(cè)壁。隨著存儲單元之間的距離越來近，多晶硅材質(zhì)的控制柵填入高深寬比的溝道已經(jīng)非常困難了，單元與單元之間的干擾也越來越大。

　　為了解決上面的問題，英特爾20nm工藝采用了平面浮柵與控制柵結(jié)構(gòu)，這種結(jié)構(gòu)的浮柵與控制柵相比25m的柵結(jié)構(gòu)減薄了許多。從25nm與20nm剖面圖對比可以看出來，浮柵從陡峭的“高山”形狀轉(zhuǎn)變成了低矮的“長方形”的形狀，控制柵形狀也與浮柵類似了，這個結(jié)構(gòu)實現(xiàn)了我們常見的理想化NAND結(jié)構(gòu)。此時帶來的問題就是控制柵與浮柵的重合面積越來越小，耦合因子也減少。但高介電常數(shù)的IGD柵間絕緣材料與金屬控制柵（下簡稱金屬柵）的引入很巧妙地解決這個問題，目前對高介電常數(shù)的IGD比常用的ONO（Oxide-Nitride-Oxide）柵間絕緣材料擁有更高的K值，增加了控制柵對浮柵的耦合率。金屬控制柵相比多晶硅控制柵，電阻更低，導(dǎo)電能力更強，形成的電場均勻度也好。讀者也許會問，如果金屬柵有這么多的好處，為什么之前沒有采用呢？這與半導(dǎo)體制造技術(shù)有關(guān)，硅是半導(dǎo)體物質(zhì)（金屬是導(dǎo)體），它一旦沾附金屬離子（常見的Na+，F(xiàn)e2+），則芯片就會失效，半導(dǎo)體制造中的前段和后端作業(yè)就是以金屬工藝來作為分界線。而控制柵的工藝通常都是在前段作業(yè)完成，金屬柵的應(yīng)用必引來金屬離子污染，為整個芯片生產(chǎn)線帶來巨大的麻煩。

　　總體而言英特爾20nm存儲顆粒給我們還是帶來了較多的驚喜，更小的工藝帶來更小的芯片面積，成本也自然會下降。截止發(fā)稿為止，有關(guān)20nm MLC的產(chǎn)品測試顯示其性能較25nm產(chǎn)品有所下降。這也在意料之中，小的浮柵電荷存儲減少，這將需要更靈敏的控制柵的來判斷浮柵中是否存儲有“數(shù)據(jù)”，同時在出錯率方面也會大大增加，從而需要更強的糾錯功能，這為讀寫速度帶來了一定的拖累。

　　英特爾25nm與20nm剖面圖以及理想的NAND結(jié)構(gòu)。

　　SSD存儲顆粒的未來

　　客觀一點看，這次英特爾發(fā)布的20nm MLC存儲顆粒只是減少了芯片面積，控制了芯片成本，而沒有從根本上解決目前存儲顆粒的讀寫速度與壽命；從原理層面來看，只要是基于EEPROM原理的NAND永遠也逃脫不了低壽命、低穩(wěn)定性的宿命。要么徹底改變存儲單元的存儲原理，要么新的材料出現(xiàn)，這樣才能徹底拯救SSD，下面我們將來看幾種可能取代目前NAND Flash的下一代SSD存儲顆粒技術(shù)。

　　受材料束縛的FeRAM

　　我們知道MLC的浮柵技術(shù)需使用高電壓，迫使電荷穿過致密柵氧化層進出浮柵達到擦寫目的。高寫入功率和長期的寫操作，電荷不停穿梭于柵氧化層，就像離子轟擊一樣，這對柵氧化層造成物理性傷害。柵氧化層一旦被轟擊得“蓬松”，它就會失去“困住”浮柵中電子的能力，那么存儲單元就失去了作用。而FeRAM采用與DRAM一樣的結(jié)構(gòu)，基本單元由一個MOS管與平面電容組成，平面電容強大的充放電能力帶來無窮次讀寫能力與強悍的讀寫速度，看看通過軟件將DRAM轉(zhuǎn)變成SSD的讀寫能力就知道了。但DRAM斷電以后就會失去數(shù)據(jù)，它的罪魁禍?zhǔn)资莾?nèi)部平面電容電介質(zhì)材料無法存儲電荷，在斷電以后它就會迅速放電，失去存儲能力。FeRAM將平面電容的電介質(zhì)材料換成了具有存儲功能的鐵電晶體，當(dāng)在平面電容中加電壓時，鐵電晶體在電場作用下，大量中心原子在晶體單胞中移動耦合形成鐵電疇，鐵電疇在電場作用下形成極化電荷。鐵電疇在反向電壓下所形成的極化電荷較高，鐵電疇在正向電壓下所形成的極化電荷較低，在斷電以后也能保持各自的狀態(tài)，這種鐵電材料的二元穩(wěn)定狀態(tài)使得鐵電晶體可以作為存儲器。

　　目前這種鐵電晶體主要有PZT（鋯鈦酸鉛）、SBT（鉭酸鍶鉍）兩種材質(zhì)。PZT使用最廣泛，它的優(yōu)點是能夠在較低的溫度下制備，如濺射和MOCVD，原材料便宜、晶化溫度較低，工藝集成較容易；但有疲勞退化問題，而且鉛會對環(huán)境造成污染。SBT最大的優(yōu)點是沒有疲勞退化的問題，而且不含鉛；它的缺點是制作工藝溫度較高，工藝集成難度很大。另外它們最致命的缺點就是在結(jié)構(gòu)微小化方面有很大的問題，采用納米級的工藝較難實現(xiàn)。

　　FeRAM現(xiàn)在已經(jīng)廣泛運用在工業(yè)控制，單片機與嵌入式系統(tǒng)中。它與傳統(tǒng)的DRAM結(jié)構(gòu)太相似，這在芯片面積上較MLC NAND還是有很大的劣勢，從DRAM內(nèi)存的容量就可以看出來。受制于材料與生產(chǎn)工藝問題，目前FeRAM應(yīng)用于大容量存儲的幾率仍然不大。

　　兩種不同結(jié)構(gòu)的FeRAM，Planar結(jié)構(gòu)的工藝相對簡單，其隔離采用LOCOS結(jié)構(gòu)，且不需要使用CMP（化學(xué)機械平坦化）。而Stacked結(jié)構(gòu)的集成度較高，但是所用工藝相對先進，隔離采用STI，需要使用CMP，并可以使用銅工藝來制作導(dǎo)線。