配置結果及頂層HDL文件 - 玩轉賽靈思Zedboard開發板（2）：最簡單的測試工程

2012年11月26日 15:49 來源：cnblogs 作者：超群天晴 我要評論(0)

標簽：Zynq-7000(23)賽靈思(182)ARM(1148)FPGA開發板(12)Zedboard(3)

　　可以看到配置后的結果，同時MHS和UCF文件也被修改。其中有顏色標記為使用，沒有顏色標記表示沒有使用。可以對其修改，這是對應ZedBoard的硬件接口，保持默認就可。

　　對應ZedBoard的硬件接口，保持默認就可。

　　至此，硬件配置結束。關閉XPS，切換到PlanAHead。可以看到duocore.xmp已經加入到工程中。

　　可以看到duocore.xmp已經加入到工程中

　　在硬件配置文件duocore.xmp上右鍵，選擇Create Top HDL，生成頂層HDL文件

　　選擇Create Top HDL，生成頂層HDL文件

　　可以看到生成的duocor_stub.v文件

　　可以看到生成的duocor_stub.v文件

　　最后一步，將硬件信息導入到SDK。File-》Export Hardware

　　最后一步，將硬件信息導入到SDK。File-》Export Hardware

　　為了方便管理，軟件workspace放在software目錄下。

　　為了方便管理，軟件workspace放在software目錄下。

　　二、建立軟件工程

　　Export結束后，會自動啟動SDK。界面如下。可以看到工程瀏覽器Project Explorer中已經有一個硬件平臺duocore_hw_platform，里面有一系列配置和初始化文件。不要修改這些文件。

　　Export結束后，會自動啟動SDK。界面如圖

　　新建Xilinx C 工程。

　　新建Xilinx C 工程

上一頁1234下一頁

本文導航