隨著小尺寸封裝芯片(如QFN3333)和多芯片產(chǎn)品(如DrMOS)的使用越來越為廣泛，將低Sp.RDS(on)與低開關(guān)FOM相結(jié)合的確有其必要性。面積限制同步(Area Constrained sync, ACS)FET FOM組合即是通過降低RDS(on)以提高開關(guān)性能，因此需要比封裝允許值更大的活動區(qū)域。請注意，該FOM不僅是一項(xiàng)單純的性能指針，而且關(guān)系到該技術(shù)是否有能力達(dá)成各項(xiàng)性能指針在特定空間限制下所認(rèn)定的潛能。因此，在進(jìn)行技術(shù)比較時(shí)，需留意此點(diǎn)。

在理想狀態(tài)下，對于CWS和ACS FOM而言，QG應(yīng)在VDS=0和VGS=4.5伏特的條件下進(jìn)行測量。若無法達(dá)成上述條件，可根據(jù)閘極電荷曲線，利用公式1計(jì)算QG。公式中的QG1、QG2分別為VDS1和VDS2條件下測得的閘極電荷，此兩點(diǎn)均取自于閘極電荷曲線中QGD的部分之后。  

QG=4.5V×(QG1-QG2)/(VDS1-VDS2)‥‥‥‥(公式1)  

輸出電荷是一般數(shù)據(jù)手冊中不會提及的另一參數(shù)，但使用者可根據(jù)輸出電容進(jìn)行估算。當(dāng)轉(zhuǎn)換電壓為12伏特時(shí)，假設(shè)理想的pn接面電壓為0.7伏特，則QOSS可用公式2計(jì)算，其中Vm用以表示測量COSS時(shí)的電壓。 

QOSS=5.45×COSS(Vm)×(Vm+0.7)1/2‥‥(公式2)  

最終的目標(biāo)是確保MOSFET不會因?yàn)殡娙菪噪娏髁鬟^閘漏電容(CGD)而導(dǎo)致寄生性導(dǎo)通，當(dāng)快速VDS瞬變電流產(chǎn)生時(shí)，CGD會向CGS電容器充電，致使其電壓超過閾值。閘極回跳比率(Gate-bounce Ratio, GBr)即用于此目標(biāo)；其本質(zhì)在于，當(dāng)漏極電壓升至輸入電壓電平時(shí)，如果所有流經(jīng)CGD電容器的電容性電流都流入MOSFET的CGS，這時(shí)，CGS電容器的電壓仍必須低于電壓閾值。此一比例可利用QGD1和QGS1的值從閘極電荷曲線中輕易取得，其中，QGD1是VDS=VIN(CGD徹底充電)和VDS=VGS(CGD已放電)之間的QGD部分，QGS1為VGS=0至電壓閾值之間的QGS部分。 

對于控制FET方面而言，由于現(xiàn)代功率MOSFET的高增益特性，其電流升降時(shí)間由電路和源極電感決定，因此其余能耗則由電壓升降時(shí)間決定，而這些時(shí)間則取決于QGD FOM。因此，單獨(dú)為控制FET定義一個(gè)FOM組合并無實(shí)際益處。雖然CWS FOM可達(dá)成優(yōu)化以應(yīng)用于同步FET，也可用于判定COSS、CGD和CGS之間由于裝置結(jié)構(gòu)所產(chǎn)生的不利影響，但是要注意的是，由于現(xiàn)代組件的QGD相當(dāng)?shù)停虼耍琎GD不再是控制FET中功耗的主要因素。另外，由于控制FET的體積相對較小，基本上面積限制芯片尺寸的問題已不復(fù)存在，因此，采用面積受到限制的FOM亦無法增加優(yōu)勢。  

功率MOSFET結(jié)構(gòu)各有優(yōu)劣 

圖1標(biāo)示出目前常用的多種功率MOSFET組件結(jié)構(gòu)。圖1a中所示的高密度溝槽結(jié)構(gòu)采用較低的Sp.RDS(on)，但QG和QGD較高，因?yàn)榇藘蓚€(gè)參數(shù)與單元密度成正比。此種結(jié)構(gòu)通常用于開關(guān)損耗較無重要性的應(yīng)用中(如電池保護(hù))。可通過加大單元間距、于溝槽底部加上厚氧化膜以改善此結(jié)構(gòu)的開關(guān)性能。

圖1 功率MOSFET結(jié)構(gòu)

因單元間距加大而導(dǎo)致的Sp.RDS(on)上升的問題，可針對MOSFET漂移區(qū)進(jìn)行設(shè)計(jì)處理以解決，如圖1b所示的場平衡結(jié)構(gòu)。目前最常采用的結(jié)構(gòu)為分裂閘極(或電荷平衡)溝槽MOSFET，如圖1c所示。此種結(jié)構(gòu)閘極的正下方采用一個(gè)連接源極的屏蔽電極，既可降低QGD，且通過應(yīng)用降低表面電場(RESURF)原理，漂移區(qū)的電阻降至最低。當(dāng)然，此結(jié)構(gòu)也有其缺點(diǎn)，其需要較高的單元密度(因此閘極電容較高)以獲得RESURF狀態(tài)；另外，采用連接源極的屏蔽電極將產(chǎn)生額外的QG和QOSS，并增加制程的復(fù)雜程度。 

相反地，和溝槽結(jié)構(gòu)相比，橫向MOSFET結(jié)構(gòu)(圖1d)由于可采用RESURF技術(shù)且毋需增加單元密度，因此，可達(dá)成出色的QG和QGD FOM。但由于橫向結(jié)構(gòu)需要將漂移區(qū)納入單元間距中，因此，可達(dá)成的單元密度較低，導(dǎo)致Sp.RDS(on)較低，進(jìn)而影響到在小面積封裝中為同步FET提供所需低RDS(on)的能力。  

為了克服現(xiàn)有功率MOSFET結(jié)構(gòu)的缺點(diǎn)，目前已經(jīng)開發(fā)出一種采用超級接面概念的新型結(jié)構(gòu)。低壓超級接面MOSFET組件的結(jié)構(gòu)如圖2所示，此結(jié)構(gòu)采用N-type和P-type硅區(qū)域交替形成一個(gè)多重RESURF結(jié)構(gòu)，換言之，相當(dāng)于將橫向MOSFET結(jié)構(gòu)先平行放置后，再垂直擺放，進(jìn)而獲得RESURF結(jié)構(gòu)。這種結(jié)構(gòu)克服橫向結(jié)構(gòu)的單元間距限制，同時(shí)，在漂移區(qū)內(nèi)達(dá)成RESURF無需如同以往分裂閘結(jié)構(gòu)必須依賴增加單元密度，和在每個(gè)溝槽閘下方增加CDS和CGD電容器。完成真正為DC-DC轉(zhuǎn)換量身打造的組件結(jié)構(gòu)。

圖2 低壓超級接面結(jié)構(gòu)

橫向/分裂閘/超級接面FOM比較