表2列出針對Power SO8和QFN3333封裝的ACS FOM。對于Power SO8來說，分裂閘技術的ACS FOM最低，代表其最佳性能最易于達成。但由于CWS FOM值為最大(圖3)，因此，并非最佳的技術選擇。值得注意的是，雖然分裂閘結構的開關FOM不如橫向技術，但由于橫向技術的Sp.RDS(on)較差，因此無法充分利用其開關FOM方面的優勢。相反，在這三項技術中，超級接面結構同時擁有最低的Sp.Rds(on)和CWS FOM，因而能夠在所需芯片面積內發揮最佳性能。當采用更小的QFN3333封裝時，這些技術均無法發揮其最佳性能(三者的ACS FOM>1)。然而，圖4所示的結構中，明確標示出需要進一步降低Sp.RDS(on)，盡管這樣做可能導致開關FOM變差，詳見分裂閘技術和橫向技術針對面積小于4平方毫米應用的對比。  

超級接面功率MOSFET損耗低

為展現超級接面功率MOSFET結構的優點，可對系統效率進行測量，并將測量結果與超級接面組件和芯片尺寸相似的場平衡結構組件做比較，工作頻率為500kHz和1MHz、電壓從12伏特轉換為1.2伏特(圖6)。當二者的芯片尺寸相同時，前者的導通狀態損耗優于后者。當工作頻率為500kHz和1MHz時，在30安培全負載和低負載條件下，系統效率均提高2%。超級接面芯片尺寸無論大小，均有可能出現下列情形，如重負載條件下的效率提升會犧牲輕負載效率，而輕負載條件的系統效率提升會犧牲重負載效率。采用RDS(on)較高的控制FET可能會改善效率，因為QGD降低所帶來的益處大于RDS(on)升高所帶來的壞處。

圖6 超級接面技術與場平衡(FB)技術的效率測量結果對比，電壓為12V轉換至1.2V。

從上述中可知，控制FET的開關速度可能會受到QGD以外的其他因素限制。可從圖7明顯看出，低RDS(on)同步FET(PSMN1R2-30YLC)與中等RDS(on)同步FET(PSMN4R5-30YLC)的開關波形的比較。在這兩個例子中，PSMN4R5-30YLC均作為控制FET。可明顯地看出，開關節點(即控制FET和同步FET形成的半橋中點)的上升時間與控制FET無關。換言之，開關節點電壓上升所導致的導通損耗不再受控制FET的QGD限制。

圖7 PSMN4R5-30YLC和PSMN1R2-30YLC在導通和斷開時的開關節點波形(即同步FET的VDS)

本例中的限制因素為電路通過寄生電感為同步FET的輸出電容充電所需要的時間。結果顯示使用者必須更加重視降低QOSS，而非CWS FOM隱含的值。斷開操作是控制FET功耗最集中的時候，此時低RDS(on)和中等RDS(on) MOSFET的開關節點電壓壓降幾乎是沒有差別，這表示開關時間仍然受高側組件的QGD影響。由于閘極電流比較低，且MOSFET閘極電阻具有內部分配性，控制FET的斷開速度通常較慢于導通速度。因此控制FET極可能是決定組件斷開時開關速度的影響因素。  

在評估DC-DC轉換的功率MOSFET性能時，不能僅考慮QG和QGD兩個數值，因為近年來這些數值的降低，以致于必須考慮其他功耗機制。針對達成同步FET的性能優化，開發出兩種新的FOM，分別是CWS FOM，綜合了輸出電荷效應(QOSS)，以及考慮芯片尺寸限制的ACS FOM。 

新的FOM被用于分析三種不同的功率MOSFET結構。結果顯示最近開發的低壓超級接面結構可完美結合低RDS(on)、低QG和低QGD等特性，其性能優于橫向和分裂閘等競爭產品結構。此外，隨著封裝尺寸縮小，ACS FOM亦顯示出在功率MOSFET設計中，犧牲Sp.RDS(on)以改善開關頻率并非為最佳策略。