該系統硬件平臺主要包括：差分驅動電路，A/D采集電路、FPGA電路、晶振等電路、電路結構框圖如圖3所示。

　　FPGA采用的是Xilinx公司的芯片XQ2V1000，其配置芯片為Xilinx公司的PROM芯片XQ18V04，以主動串行方式對FPGA進行上電配置。差分驅動電路選用ADI公司的AD8138，A/D、D/A電路分別為ADI公司的14位高速模/數轉換芯片ADS5500和14位高速數/模轉換芯片DAC5675A。硬件電路的設計注重細節：I/Q兩通道傳輸線設計時保證線長相等，使得I/Q時延帶來的相位誤差一致;采用DCI(DigitaUy Controlled Impe-dance)端接技術，在FPGA的每個bank上外接兩個參考電阻來對該bank的每個I/O管腳實現端接，減少外接電阻的數量，實現阻抗匹配，提高系統的穩定性;做好電源濾波，對元器件進行合理布局，布線，對模擬信號和數字信號進行有效隔離，減小信號間串擾。

　　2.2 軟件設計流程

　　整個脈沖壓縮處理在時間上是順序的，是典型的數據流驅動的系統，即先進行FFT，復乘然后是IFFT及FIFO輸出，脈沖壓縮的總時序關系見圖4。該系統實現1 024點的脈沖壓縮，算法上采用基于IP核的設計方法。主要用到了FFT核，乘法器核以及單口Block Memory核，這些IP核的應用及脈沖壓縮的具體實現如下所述。

　　2.2.1 FFT運算

　　對于長度為N的時域序列X(n)的離散傅里葉變換為X(k)：

　　FFT算法主要是利用旋轉因子exp(-j2πnk/N)的周期性和對稱性的特點進行改進的算法，可以有效地減小運算量。Xilinx公司的FFT核利用Cooley-Tukey算法實現FFT/IFFT運算，最高支持216點長度的運算，可以實現流水線型、基4、基2三種結構，蝶形運算后可選擇對數據順序輸出還是倒序輸出，對IP核進行不同的配置，可以實現資源和運算速度的最優化。在此選用基4蝶形運算，對于1 024點數據，需要5級蝶形運算。

　　Xilinx公司的FFT核的參數通過GUI界面(見圖5)進行設置，可設置的參數包括FFT點數，運算實施方法，輸入數據位數等，設置完畢后點擊Generate可即時生成代碼。

　　硬件描述語言采用VHDL，使用時程序中要對器件初始化并進行定義，FFT核的器件定義語句見圖6。

　　2.2.2 匹配濾波系數產生

　　根據匹配濾波理論，對于一個確定的輸入信號，匹配濾波系數就是這個輸入信號的頻譜的復共軛，系數可以通過Matlab預先計算出來并以二進制的文件格式進行存儲。此處計算時可以進行加權處理，在系數中乘以窗函數即可。

　　通過Xilinx公司的單口Block Memory核，可以把Matlab產生的存儲文件加載進去。當程序運行時，根據使能控制信號，把匹配濾波系數數據(1 024點)依次讀取出來，送入乘法器進行后續運算。BlockMemory核的參數設置通過GUI界面進行，可即使生成代碼。

　　2.2.3 乘法運算

　　乘法運算部分完成FFT后數據與匹配濾波系數數據的復數乘法運算。根據復數的乘法規則。

　　(A+aj)(B+bj)=(AB-ab)+(Ab+aB)j

　　兩個復數的乘法運算實際上包括了4個實數的乘法運算，因此，此部分的設計用到了4個乘法器核。Xilinx公司的乘法器核支持補碼運算，可輸入A，B兩路數據，每路的輸入數據長度可達64 b。乘法器核的參數設置也是通過GUI界面進行，可即使生成代碼。

　　2.2.4 IFFT運算

　　IFFT運算的處理單元和FFT的處理單元采用相同的結構來實現。具體的實現方法是，在做IFFT運算前，先交換輸入數據的實部和虛部，然后送入FFT處理單元按照FFT結構進行運算，得到運算結果后，再對其實部和虛部進行交換，然后除以運算點數1 024，就可以得到IFFT后脈沖壓縮的運算結果。