各種 IP Core和參考設計

2008年05月20日 10:17 來源:可編程邏輯器件 中文網站 作者:佚名 我要評論(0)

標簽:IP核(68)URAT(1)

各種 IP Core和參考設計

以下各種 IP Core和參考設計是由相關設計者提供,可以免費下載學習或使用。

[使用注意事項]

大部分設計是針對某個特定的器件而設計,在特定的軟件平臺上開發的,在移植到其他軟件平臺或器件時,都需要要做一些改動。在使用這些代碼的時候務必仔細閱讀相關資料,在讀懂源代碼的基礎上再使用,或針對自己的設計加以修改或重新設計,在不理解源代碼的情況下移植到其他平臺,會出現諸多錯誤。 (本欄目于2003年4月14日更新)

異步通訊接口(URAT)

 

UART 1 UART參考設計,帶16byte緩沖,Xilinx提供
UART 2 UART參考設計,功能兼容NS16450, Lattice提供
UART 4 UART參考設計,Xilinx提供
6850 a6850 異步通訊接口,功能兼容MC6850 altera提供
使用手冊
16450
16450異步通訊接口,ALDEC提供

VHDL代碼

Verilog代碼

16450
16450異步通訊接口,ALDEC提供,修正版(由網友zhy修改,修正一些錯誤,詳情參閱文件注釋)
 

Verilog代碼

 

處理器與外設

 

8237 8237 可編程DMA控制器 altera提供
使用手冊
8237 8237 可編程DMA控制器 ALDEC提供
8251 a8251 可編程通訊接口 altera提供
使用手冊
8255 a8255 可編程外設接口,經過官方認證,altera提供
8255 8255 可編程外設接口,ALDEC提供
8259 a8259 可編程中斷控制 altera提供
使用手冊
8259 8259 可編程中斷控制 ALDEC提供
8051接口 PLD與8051接口的參考設計 Xilinx提供
PopCorn 一個8位CISC結構的精簡CPU,2還提供了編譯器
 
8051 8051參考設計,與其他8051的免費IP相比,文檔相對較全,Oregano System 提供
   
 
 
總線接口控制

 

 

IDE ATA/IDE接口控制器,opencore提供
USB2.0 USB2.0接口,opencore提供,僅供參考  
I2C I2C總線控制器 altera提供
I2C I2C總線控制器 Xilinx提供
I2C Opencore提供的I2C代碼  
CAN接口 CAN總線控制器  
SMBus SMBus控制器 Xilinx提供
SPI接口 串行外設接口(Serial Peripheral Interface Master) Xilinx提供
USB接口 USB接口控制器參考設計,xilinx提供
PCI接口 32位/33M 從模式(target)PCI接口參考設計,Lattice提供。由于PCI時序較復雜,此設計僅能供參考
PCI仲裁 PCI總線仲裁參考設計,Quicklogic提供
使用手冊
   
 
 
存儲器接口

 

 

SDR SDRAM控制器1

標準SRD SDRAM控制器參考設計,altera提供

VHDL代碼

Verilog代碼

SDR SDRAM控制器2 標準SRD SDRAM控制器參考設計,xilinx提供

VHDL代碼

Verilog代碼

SDR SDRAM控制器3 標準SDR SDRAM控制器參考設計,Lattice提供
SDR SDRAM控制器4 SDRAM控制器參考設計,與上面略有不同,最早為MACH器件設計。Lattice提供

VHDL代碼

Verilog代碼

DDR SDRAM控制器1 DDR(雙速率)SDRAM控制器參考設計,altera提供

VHDL代碼

Verilog代碼

DDR SDRAM控制器2 DDR(雙速率)SDRAM控制器參考設計,xilinx提供
ZBT SRAM控制器1 ZBT SRAM控制器參考設計,xilinx提供,(ZBT SRAM是一種高速同步SRAM)

VHDL代碼

Verilog代碼

ZBT SRAM控制器2 ZBT SRAM控制器參考設計,針對APEXII器件設計,altera提供,下載后自動安裝,詳見安裝說明
FCRAM控制器 FCRAM控制器 xilinx提供
 
Flash接口 Flash接口制器 xilinx提供
verilog
   
 
   
數字信號處理

 

 

FFT 一篇用VHDL實現快速傅立葉變換的論文,包括原理分析和代碼實現,印度圣雄甘地大學M.A.學院提供
16點FFT 16點快速傅立葉變換FFT,16位數據輸入/輸出,xilinx提供
1024點FFT 1024點FFT快速傅立葉變換,16位數據輸入/輸出,帶DMA功能,xilinx提供
對數 可以計算以2,10,e為底的對數,將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
使用手冊
平方根 硬件求解平方根的IP 將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
使用手冊
基本數學運算庫 包括各種用VHDL語言描述的基本數學運算單元,瑞典聯邦技術研究院(ETH)提供

使用說明

1 2

信號糾錯

 

 

CRC校驗代碼自動生成工具 根據輸入條件自動產生各種CRC的VHDL或verilog源程序
使用手冊
CRC校驗參考設計 IEEE 802.3 Cyclic Redundancy Check參考設計,xilinx提供
CRC校驗參考設計 可配置CRC參考設計 xilinx提供
   
 
   
通訊參考設計

 

 

A率/u率壓縮 A率/u率壓縮與解壓縮的IP core,將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
 
16B/20B編解碼 16B/20B編解碼 Xilinx提供  
DDS 直接頻率合成,Quicklogic提供,部分源文件是Quicklogic 專用文件
曼徹斯特編解碼 曼徹斯特編解碼 Xilinx提供
   
 
   
其他類型參考設計

 

 

1553編解碼 MIL-STD-1553 編碼與解碼 Lattice提供  
串并轉換 通過多通道串-并轉換器將多個同步串行數據流轉換為并行數據 xilinx提供
鍵盤掃描 鍵盤掃描程序,xilinx提供,設計文件用ISE打開
DES 高速DES和3DES加密、解密參考設計 Xilinx提供
 
 
色度空間變換 Color Space Converter (RGB轉換YCbC) Xilinx提供

VHDL/Verilog

LFSR 代碼自動生成工具v1.2 線形反饋移位寄存器(LFSR)是數字系統中一個重要的電路結構,本程序可以自動產生AHDL,VHDL,Verilog的代碼及電路原理圖。不清楚LFSR的用戶可以先閱讀這一篇文章
 
通用存儲器

包括各種類型存儲器的VHDL描述,如FIFO,雙口RAM等

 
更多參考設計

 

 

FreeCore Library 1 免費的AHDL模塊庫,包括IIC控制器,DRAM控制器,UART等28個模塊,AHDL源代碼
FreeCore Library 2 包括9個免費的VHDL/VerilogHDL參考設計,如SDRAM控制器等 (2002年8月更新!)
Free-IP core 提供幾個VHDL的免費IP Core,如RAM,CPU等
Opencore 一個致力于發展公開IP核的組織,向工程師提供一些免費IP,如PCI等,但很多core只能供參考,未經過完整測試,可能會存在一些問題。