您的位置:電子發燒友網 > 電子技術應用 > 嵌入式技術 > FPGA/ASIC技術 >
基于FPGA的電子設計競賽電路板的設計
2011年10月14日 16:19 來源:本站整理 作者:秩名 我要評論(0)
引言
全國大學生電子設計競賽至今已成功舉辦了八屆, 參賽人數越來越多, 競賽規模越來越大。大學生電子競賽在培養學生創新能力、促進高校學風建設及電子信息學科教學改革等方面起到了引導和推進作用。
大學生電子競賽題目以模擬電子、數字電子、可編程邏輯器件及單片機技術為核心, 涉及電子儀器儀表、通信、高頻無線電、自動控制等多學科內容。2007 年電子設計競賽組委會專家指出: 電子設計競賽的發展趨勢將以模電、數電、FP2GA 為重點。因此, 對于參賽隊員來說要獲得較好的成績, 選擇合適的題目并進行培訓至關重要。筆者針對以FPGA 為核心的競賽題目特點及競賽元器件要求, 設計制作了競賽電路板, 組成框圖如圖1 所示。
圖1 電子競賽電路板組成框圖
本設計主要包括3 個部分: 單片機擴展電路、FPGA 核心電路、高速A/ D 和D/ A 轉換電路。其中單片機擴展電路主要包括振蕩電路、液晶顯示模塊接口、按鍵、復位電路等,這部分既可以進行基本的單片機實驗, 還可以為FPGA 核心電路提供控制信號及利用FPGA 的資源等; FPGA 核心電路部分主要由電源、J TAG 下載、AS 下載、輸入輸出電路等組成; 高速A/ D 和D/ A 轉換電路具有一路模擬信號輸入、兩路模擬信號輸出。設計將3 部分有機地結合在一起, 組成了一個實驗系統, 它既能夠完成等精度頻率計、DDS 信號發生器、數字示波器等競賽題目的設計, 又可以用于賽前培訓。
1 電路設計
1. 1 FPGA 核心電路板。
1. 1. 1 FPGA 芯片選擇
FPGA是英文Field Programmable Gate Array 的縮寫,即現場可編程門陣列,它是在PAL, GAL, EPLD 等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路( ASIC)領域中的一種半定制電路而出現的, 既解決了定制電路的不足, 又克服了原有可編程器件門電路數量有限的缺點。
經過分析近幾屆電子設計競賽中的題目, 發現設計題目對FPGA 的功能要求不是太高, 一般常用的FPGA 都能滿足設計要求。通過比較, 知道Alter a 公司的Cyclone 系列FPGA具有低成本的特點, 而且平衡了邏輯、存儲器、鎖相環和高級I/ O 接口。所以Cyclone 系列FPGA 是設計的最佳選擇。
Altera 公司Cyclone 系列中的EP1C3, EP1C6, EP1C12完全能夠滿足設計題目要求, 所以可以從這幾種芯片里選擇FPGA.綜合比較選擇了EP1C6 系列的芯片, 這個系列中的EP1C6T 144C8 完全能夠滿足電子大賽的要求。而且EP1C6T 144C8 也支持SOPC ( System On Pr ogrammingChip) , 可以實現嵌入式的軟CPU( 如NIOSII 等) , 為嵌入式電子設計提供了又一種選擇。所以在此選擇EP1C6T144C8作為此設計的FPGA 芯片。EP1C6T144C8 內部具有5 980個邏輯單元( LE) 、20 個M4K RAM 塊、92 160 位嵌入式RAM、2 個鎖相環、96 個I/ O 口, 支持AS、JTAG 下載, 采用TQFP144 封裝形式。
1. 1. 2 FPGA 電路板設計
EP1C6T144C8 是144 腳的FPGA 芯片, 引腳分類及功能如下:
( 1) 電源引腳。使用3. 3 V 電壓作為供電電源, 可以為滿足各種數據傳輸標準的輸出緩存器的提供電源, 也可以為滿足LVT TL, LVCMOS, 各種PCI 接口標準的輸入緩存器提供電源。
( 2) 內部邏輯門的電源引腳。使用11 5 V 電壓作為供電電源, 可以為滿足LVDS, SSTL2, SST L3 接口標準的輸入緩存器提供電源。
?。?3) 鎖相環的電源引腳。鎖相環的電源無論是否使用,必須將此引腳連接到11 5 V 供電電源。
( 4) 配置引腳。包括為JTAG 邊界掃描測試配置接口和AS 主動串行配置接口。
?。?5) 用戶I/ O 口引腳。FPGA 芯片的用戶I/ O 引腳為96個, 通過雙排插座引出。這些接口分為3 類: 與單片機的接口、擴展接口、與A/ D 轉換器及D/ A 轉換器的接口。
( 6) 時鐘引腳。采用50 MH z 有源晶振, 輸出時鐘信號經低阻值電阻緩沖后接CLK0, 即FPGA 的管腳16.
1. 2 單片機擴展接口電路設計
本文導航
- 第 1 頁:基于FPGA的電子設計競賽電路板的設計(1)
- 第 2 頁:單片機