介紹一種基于FPGA技術(shù)的時(shí)間間隔測(cè)量方法，通過分析FPGA的主要技術(shù)優(yōu)勢(shì)及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測(cè)量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選
2011-10-13 14:53:47
2593 
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低。目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。
2011-11-28 11:45:561117 以下是筆者一些關(guān)于FPGA功耗估計(jì)和如何進(jìn)行低功耗設(shè)計(jì)的知識(shí)。##關(guān)于FPGA低功耗設(shè)計(jì)，可從兩方面著手：1）算法優(yōu)化；2）FPGA資源使用效率優(yōu)化。
2014-12-17 09:27:289177 本文探討了對(duì)低功耗待測(cè)器件（DUT）進(jìn)行低電流測(cè)量的兩種不同方法：一是將電源、高精度數(shù)字多用表及待測(cè)器件進(jìn)行串聯(lián)，二是使用高精度測(cè)量電源。應(yīng)用筆記詳細(xì)介紹了怎樣配置2280S系列高進(jìn)度測(cè)量直流電源
2015-01-23 16:12:463384 整個(gè)FPGA設(shè)計(jì)的總功耗由三部分功耗組成：1. 芯片靜態(tài)功耗；2. 設(shè)計(jì)靜態(tài)功耗；3. 設(shè)計(jì)動(dòng)態(tài)功耗。
2022-11-24 20:46:411028 FPGA功耗的基本概念，如何降低
FPGA功耗？IGLOO能夠做到如此低的
功耗是因?yàn)槭裁矗?/div>
2021-04-30 06:08:49
美高森美公司營(yíng)銷總監(jiān)TIM MORIN在現(xiàn)今日益趨向超連接的世界(hyper-connected world)中，如何保護(hù)新的設(shè)計(jì)避免被克隆、反向工程和/或篡改是一項(xiàng)重大挑戰(zhàn)。FPGA器件通過加入
2019-06-25 08:18:11
FPGA已經(jīng)被廣泛用于實(shí)現(xiàn)大規(guī)模的數(shù)字電路和系統(tǒng)，隨著CMOS工藝發(fā)展到深亞微米，芯片的靜態(tài)功耗已成為關(guān)鍵挑戰(zhàn)之一。文章首先對(duì)FPGA的結(jié)構(gòu)和靜態(tài)功耗在FPGA中的分布進(jìn)行了介紹。接下來提出了晶體管
2020-04-28 08:00:00
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本
2015-02-09 14:58:01
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-11-05 07:54:43
器件有一個(gè)整體的了解。（特權(quán)同學(xué)，版權(quán)所有）Cyclone IIIFPGA系列前所未有的同時(shí)實(shí)現(xiàn)了低功耗、高性能和低成本，大大提高了產(chǎn)品競(jìng)爭(zhēng)力。其特性以及Cyclone III FPGA體系結(jié)構(gòu)為用戶
2015-04-17 12:05:21
大容量、高速率和低功耗已成為FPGA的發(fā)展重點(diǎn)。嵌入式邏輯分析工具無法滿足通用性要求，外部測(cè)試工具可以把FPGA內(nèi)部信號(hào)與實(shí)際電路聯(lián)合起來觀察系統(tǒng)真實(shí)運(yùn)行情況。隨著FPGA技術(shù)的發(fā)展，大容量、高速
2019-08-07 07:50:15
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-29 07:52:29
突破FPGA系統(tǒng)功耗瓶頸 FPGA作為越來越多應(yīng)用的“核心”，其功耗表現(xiàn)也“牽一發(fā)而動(dòng)全身”。隨著工藝技術(shù)的越來越前沿化，FPGA器件擁有更多的邏輯、存儲(chǔ)器和特殊功能，如存儲(chǔ)器接口、DSP模塊
2018-10-23 16:33:09
的FPGACyclone III LS器件具有200K邏輯單元、8 Mbits嵌入式存儲(chǔ)器以及396個(gè)嵌入式乘法器，是高性能處理、低功耗應(yīng)用的理想選擇，包括：●汽車●消費(fèi)類●顯示●工業(yè)●視頻和圖像處理●無線具有
2019-04-15 02:21:50
目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。工程師們?cè)谠O(shè)計(jì)如路由器、交換機(jī)、基站及存儲(chǔ)服務(wù)器等通信產(chǎn)品時(shí),需要密度更大、性能更好的FPGA,但滿足功耗要求已成為非常緊迫的任務(wù)。而在
2019-07-15 08:16:56
針對(duì)I/O需求數(shù)目更多的低功耗應(yīng)用，Actel可以提供IGLOO PLUS系列，規(guī)模分別是3萬、6萬和12.5萬門。和相同封裝的IGLOO器件相比，可以提供最多多出64%的I/O。其所有的器件都支持
2019-07-05 07:19:19
隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，FPGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示，今年FPGA快速增長(zhǎng)，而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。
2019-10-31 06:49:34
測(cè)量真實(shí)的43.2 Gb/s眼圖
2019-06-28 09:14:06
我正在嘗試測(cè)量spartan3（Spartan 3E入門套件）的靜態(tài)功耗。為此，我使用分流電阻和使能信號(hào)確保FPGA不執(zhí)行應(yīng)用程序。在FPGA配置之后，在我啟用應(yīng)用程序運(yùn)行之前，我觀察到當(dāng)前的消耗
2019-05-20 13:40:40
Altera 新的 Cyclone? IV 系列 FPGA 器件鞏固了 Cyclone 系列在低成本、低功耗 FPGA市場(chǎng)的領(lǐng)導(dǎo)地位，并且目前提供集成收發(fā)器功能的型號(hào)。Cyclone IV 器件旨在
2017-11-13 11:22:50
嗨，我正在嘗試測(cè)量SP605評(píng)估板上Spartan6器件的功耗。第一個(gè)問題：電路板上是否有電阻，我可以通過簡(jiǎn)單的O-scope設(shè)置來測(cè)量電壓（需要電阻以便我可以計(jì)算電流）？原理圖對(duì)于確定我能找到這個(gè)
2019-08-22 10:02:06
無論從微觀到宏觀、從延長(zhǎng)電池壽命到減少全球變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動(dòng)系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的最新調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在性能、密度和成本之后。在功耗方面，FPGA帶來了獨(dú)特的挑戰(zhàn)。為什么要設(shè)計(jì)優(yōu)化FPGA功耗？
2019-08-08 07:39:45
客戶關(guān)注的問題。降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動(dòng)電子設(shè)備等新興市場(chǎng)之門的關(guān)鍵。
2019-09-20 06:33:32
Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁DannyBiran低功耗是一種戰(zhàn)略優(yōu)勢(shì) 在器件的新應(yīng)用上，FPGA功耗和成本結(jié)構(gòu)的改進(jìn)起到了非常重要的作用。Altera針對(duì)低功耗，同時(shí)對(duì)體系結(jié)構(gòu)和生產(chǎn)工藝進(jìn)行
2019-07-16 08:28:35
新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小
2012-01-11 11:59:44
`低功耗的賽靈思 FPGA 系列使總線供電的 USB 器件設(shè)計(jì)垂手可得憑借在市場(chǎng)中數(shù)十億的端口數(shù)量，通用串行總線 (USB) 成為實(shí)現(xiàn)主機(jī)與外設(shè)之間千兆位以下連接的首選接口。不過，由于 USB 規(guī)范
2016-07-27 17:14:50
結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。
2019-07-12 06:38:08
FPGA 實(shí)驗(yàn)板實(shí)物圖如圖所示這是整板的外設(shè)器件的示意圖。FPGA 實(shí)驗(yàn)板接口芯片連接如圖所示二、電源電路與任何電子元器件一樣，FPGA 器件需要有電源電壓的供應(yīng)才能工作。尤其對(duì)于規(guī)模較大的器件，其功耗也相對(duì)較高，其供電系統(tǒng)的好壞將直接影響到整個(gè)開發(fā)系統(tǒng)的穩(wěn)定性。所以，設(shè)計(jì)出高效率、高性能的 FP
2021-11-17 07:46:27
的方式開關(guān)器件，對(duì)比整機(jī)電流的變化值，估算這些器件的工作電流。硬件拆解法電路板在設(shè)計(jì)之初，為了方便功耗的驗(yàn)證與測(cè)量，可以設(shè)置一些0R（零歐姆）電阻，串接在各個(gè)電源回路里。拆解方法：如電源回路中串接了一個(gè)
2022-10-14 11:18:18
大家好，我想測(cè)量我的Virtex 5 FPGA在ML505板上的功耗（該板實(shí)際上是XUPV5-LX110T），通過在這個(gè)論壇中搜索，似乎唯一的方法是測(cè)量板上特定電阻的電流（電壓） 。我在這個(gè)論壇上
2020-06-13 19:33:07
設(shè)計(jì)出色的低功耗應(yīng)用需要考慮哪些因?yàn)椋?如何為低功耗應(yīng)用選擇正確的uC外圍器件？
2021-04-08 06:53:11
減小動(dòng)態(tài)和靜態(tài)功耗的方法有哪些？如何使FPGA設(shè)計(jì)中的功耗最小化？
2021-05-08 07:54:07
復(fù)雜器件專業(yè)技術(shù)相結(jié)合，將為系統(tǒng)供應(yīng)商提供低功耗的芯片方案，供他們?cè)诖嘶A(chǔ)上持續(xù)提高帶寬容量，并完成更智能的處理。此外，TPACK提供的芯片解決方案可以導(dǎo)入到最新的FPGA中，進(jìn)一步降低功耗。最終實(shí)現(xiàn)
2019-07-31 07:13:26
如何才能實(shí)現(xiàn)降低FPGA設(shè)計(jì)的功耗？
2021-04-29 06:47:38
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-15 08:28:42
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時(shí)的靜態(tài)功耗最低可達(dá)到2μW，電池壽命是采用主流PLD
2020-05-13 08:00:00
。但并不是所有工藝技術(shù)都一樣。例如，對(duì)于 90 nm 技術(shù)來說，Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異，然而，在靜止功耗隨工藝技術(shù)縮小而增加的同時(shí)，動(dòng)態(tài)
2020-12-30 08:00:00
怎么用MCU測(cè)量當(dāng)前系統(tǒng)的運(yùn)行功耗
2023-10-13 07:20:43
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時(shí)的靜態(tài)功耗最低可達(dá)到2μW，電池壽命是采用主流PLD
2019-07-31 07:05:45
` 在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w，而單片FPGA的功耗估計(jì)得到為20w左右，有點(diǎn)過高了，功耗
2014-08-21 15:31:23
測(cè)量 ADC 的真實(shí)錯(cuò)誤率讓客戶能夠基于不同條件在自己的工作臺(tái)上測(cè)量位錯(cuò)誤率提供適用于 TI 低成本 FPGA 平臺(tái)的固件，還有簡(jiǎn)單的 GUI 用于監(jiān)控長(zhǎng)時(shí)間的錯(cuò)誤率
2022-09-22 06:32:27
想要學(xué)習(xí)低功耗設(shè)計(jì)，面臨的第一個(gè)問題就是如何測(cè)量休眠時(shí)的功耗
正常工作時(shí)的電流和休眠時(shí)的電流相差太多，用萬用表肯定不合適。
請(qǐng)問使用什么設(shè)備來測(cè)量？
2023-11-02 06:40:26
設(shè)計(jì)技巧為什么能夠節(jié)省功耗？降低FPGA功耗的設(shè)計(jì)技巧有哪些？
2021-04-30 06:04:19
介紹一種基于FPGA技術(shù)的時(shí)間間隔測(cè)量方法，通過分析FPGA的主要技術(shù)優(yōu)勢(shì)及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測(cè)量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及
2010-12-31 17:29:36
25
微功耗溫度測(cè)量電路
2009-02-19 22:20:231774 
具有低功耗意識(shí)的FPGA設(shè)計(jì)方法
ILGOO系列低功耗FPGA產(chǎn)品
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC和CPLD的最
2009-11-26 09:41:19676 
便攜式產(chǎn)品具有低功耗意識(shí)的FPGA設(shè)計(jì)方法
ILGOO系列低功耗FPGA產(chǎn)品
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替
2009-11-30 09:46:56674 
低功耗Cyclone IV FPGA
Altera公司宣布，開始批量發(fā)售Cyclone IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無線、固網(wǎng)、廣播
2010-03-31 10:42:421431 FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)
2010-07-01 11:08:43465 FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)
2010-07-06 11:06:10981 本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案，并探討近期的低功耗研究，以洞察高功率效率FPGA的未來趨勢(shì)。
功耗的組成部分
2010-08-27 10:57:211637 
自從Xilinx推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是縮減封裝和散熱成本、提高器件可靠性以及打開移
2011-03-15 14:58:3431 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)近日宣布，即可獲取增加至非常成功的LatticeECP3?FPGA系列的低功耗、高速和迷你封裝器件。
2012-02-04 09:59:34783 Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料）
2012-09-05 16:04:1140 白皮書 ：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲(chǔ)器控制器的真實(shí)PCI Express （PCIe） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗
2013-02-26 10:04:2572 一種可測(cè)量真實(shí)放電量的局部放電實(shí)驗(yàn)電路
2017-01-22 13:20:2523 測(cè)量元器件
2017-03-04 17:53:555 基于FPGA的低頻相位測(cè)量系統(tǒng)設(shè)計(jì)_李寶營(yíng)
2017-03-19 11:38:262 CycloneIVFPGA器件系列概述
2017-03-17 14:41:357 賽靈思 Spartan?-7 系列提供了一系列高效、低成本的 FPGA 器件。這些器件經(jīng)過專門設(shè)計(jì)，能滿足低成本市場(chǎng)的特殊需求。 摘要 Spartan?-7 FPGA 將高性能 28nm 可編程
2017-11-16 15:15:548367 
資源、速度和功耗是FPGA設(shè)計(jì)中的三大關(guān)鍵因素。隨著工藝水平的發(fā)展和系統(tǒng)性能的提升，低功耗成為一些產(chǎn)品的目標(biāo)之一。功耗也隨之受到越來越多的系統(tǒng)工程師和FPGA工程師的關(guān)注。Xilinx新一代開發(fā)工具Vivado針對(duì)功耗方面有一套完備的方法和策略，本文將介紹如何利用Vivado進(jìn)行功耗分析和優(yōu)化。
2017-11-18 03:11:504873 為設(shè)計(jì)尋找“完美”FPGA 的重要性日漸升級(jí)，其中功耗已成為主要考慮因素。功耗管理在大部分應(yīng)用中都非常關(guān)鍵。某些標(biāo)準(zhǔn)已為單卡或者單個(gè)系統(tǒng)設(shè)定了功耗上限。鑒于此，設(shè)計(jì)人員必須在設(shè)計(jì)過程中更早地對(duì)功耗
2017-11-22 15:03:012573 設(shè)計(jì)者通過優(yōu)化自己的設(shè)計(jì)和注意某些具體情況,可以在FPGA設(shè)計(jì)中實(shí)現(xiàn)低功耗。通過一款具體的FPGA產(chǎn)品了解其低功耗的解決方式，為設(shè)計(jì)提供了指導(dǎo)。FPGA均可在相應(yīng)的操作環(huán)境下進(jìn)行仿真，從而了解功耗
2017-11-23 10:37:231248 ? FPGA器件，它們?cè)?b class="flag-6" style="color: red">器件、設(shè)計(jì)和系統(tǒng)層次上的安全特性都比其他領(lǐng)先FPGA制造商更先進(jìn)。新的數(shù)據(jù)安全特性現(xiàn)已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件
2018-04-28 15:50:00880 采用賽靈思7系列FPGA滿足嚴(yán)格的功耗預(yù)算
2018-06-05 13:45:003257 
本演示中，我們將介紹利用 XPower 估計(jì)器（XPE）工具精確估計(jì) Virtex?-5 器件的功耗所需的步驟。我們還通過在 ML550 開發(fā)板 - 進(jìn)行詳細(xì)的功耗測(cè)量的首選平臺(tái) - 上進(jìn)行測(cè)量演示了 Virtex?-5 器件的低功耗特性。
2018-06-06 02:45:002951 
看看LatticeECP3 FPGA的功耗是多么的低，無論是在實(shí)驗(yàn)室中測(cè)量，還是利用萊迪思的功耗計(jì)算器軟件計(jì)算。 LatticeECP3是業(yè)界最低功耗的配備SERDES的FPGA。
2018-06-15 13:36:004990 
項(xiàng)目設(shè)計(jì)初期會(huì)選型，工程師根據(jù)資源、IO、硬核、IP等選擇對(duì)應(yīng)型號(hào)的FPGA。功耗部分xilinx提供了XPE表格（Xilinx PowerEstimator），這個(gè)XPE支持zynq、目前也有各個(gè)系列的器件列表，包括最新的ultrascale + 。
2018-06-27 09:05:005224 
關(guān)鍵詞：FPGA , 低功耗 , RTL 在項(xiàng)目設(shè)計(jì)初期，基于硬件電源模塊的設(shè)計(jì)考慮，對(duì)FPGA設(shè)計(jì)中的功耗估計(jì)是必不可少的。筆者經(jīng)歷過一個(gè)項(xiàng)目，整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片FPGA的功耗
2018-09-07 14:58:01381 持續(xù)創(chuàng)新 28HPL 高性能低功耗工藝，成就跨越全新中低端器件，和 Artix-7 FPGA、Kintex-7 FPGA 及 Zynq-7000 SoC 產(chǎn)品系列的全新低功耗工業(yè)速度等級(jí)的器件敬請(qǐng)
2019-08-01 09:07:323066 
基站功耗與工作溫度也密切相關(guān)。通常，工作溫度越高，器件的漏電流越大，基站功耗也就越大。
2019-11-08 11:47:04705 在針對(duì)大批量應(yīng)用開發(fā)系統(tǒng)時(shí)，要考慮的一個(gè)重要因素是成本。有多個(gè)方面會(huì)影響總體擁有成本，而不僅僅是每個(gè)元器件的價(jià)格。這包括硅片的功耗要求、材料（BOM）總成本、設(shè)計(jì)和測(cè)試系統(tǒng)的工程師的效能等。選擇FPGA供應(yīng)商很重要，要考慮影響系統(tǒng)成本的方方面面，這體現(xiàn)在整個(gè)產(chǎn)品設(shè)計(jì)周期中。
2020-07-17 18:08:341718 的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低。目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。在消費(fèi)電子領(lǐng)域，OEM希望采用FPGA的設(shè)計(jì)能夠?qū)崿F(xiàn)與ASIC相匹敵的低功耗。 盡管基于90nm工藝的FPGA的功耗已低
2020-10-28 15:02:132498 的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低。目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。在消費(fèi)電子領(lǐng)域，OEM希望采用FPGA的設(shè)計(jì)能夠?qū)崿F(xiàn)與ASIC相匹敵的低功耗。 盡管基于90nm工藝的FPGA的功耗已低
2020-10-26 18:51:162583 并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則，器件工藝技術(shù)尺寸越小，泄漏功耗越大。但并不是所有工藝技術(shù)都一樣。例如，對(duì)于 90 nm 技術(shù)來說，Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異，
2021-01-08 17:46:485063 功耗是我們關(guān)注的設(shè)計(jì)焦點(diǎn)之一，優(yōu)秀的器件設(shè)計(jì)往往具備低功耗特點(diǎn)。在前兩篇文章中，小編對(duì)基于Freez技術(shù)的低功耗設(shè)計(jì)以及FPGA低功耗設(shè)計(jì)有所介紹。為增進(jìn)大家對(duì)低功耗的了解，以及方便大家更好的實(shí)現(xiàn)低功耗設(shè)計(jì)，本文將對(duì)FPGA具備的功耗加以詳細(xì)闡述。如果你對(duì)低功耗具有興趣，不妨繼續(xù)往下閱讀哦。
2021-02-14 17:50:006069 與現(xiàn)有的中端FPGA相比，得益于專為低功耗設(shè)計(jì)的可編程結(jié)構(gòu)、功耗優(yōu)化的嵌入式存儲(chǔ)器和DSP、低功耗高性能SERDES與I/O設(shè)計(jì)、內(nèi)置協(xié)議邏輯等全方位優(yōu)化措施，Avant系列產(chǎn)品的功耗比同類競(jìng)品器件低2.5倍。
2023-01-04 11:32:11342 選擇FPGA器件廠商、器件系列、工具集等，很大程度上還是要考慮設(shè)計(jì)團(tuán)隊(duì)成員的設(shè)計(jì)經(jīng)歷和偏好。話說“就熟不就生”，因?yàn)檫@在很大程度上會(huì)決定了設(shè)計(jì)復(fù)雜性高低和項(xiàng)目進(jìn)度周期的快慢。當(dāng)然了，其它因素諸如成本、資源、功耗、可移植、可升級(jí)等等也是需要考量的。總而言之，這也是一個(gè)需要綜合考慮的權(quán)衡決策。
2023-02-13 11:26:18514 點(diǎn)擊上方 藍(lán)字 關(guān)注我們 ? FPGA 高級(jí)設(shè)計(jì)之實(shí)現(xiàn)功耗優(yōu)化 與ASICs（Application Specific Integrated Circuits）比較，相似的邏輯功能，用FPGA來實(shí)現(xiàn)
2023-05-19 13:50:02815 摘要：萊迪思(Lattice )半導(dǎo)體公司在這應(yīng)用領(lǐng)域已經(jīng)推出兩款低成本帶有SERDES的 FPGA器件系列基礎(chǔ)上，日前又推出采用富士通公司先進(jìn)的低功耗工藝，目前業(yè)界首款最低功耗與價(jià)格并擁有SERDES 功能的FPGA器件――中檔的、采用65nm工藝技術(shù)的 LatticeECP3系列。
2023-10-27 16:54:24237 雙脈沖測(cè)試的基本原理是什么？雙脈沖測(cè)試可以獲得器件哪些真實(shí)參數(shù)？ 雙脈沖測(cè)試是一種常用的測(cè)試方法，用于測(cè)量和評(píng)估各種器件的性能和特性。它基于一種簡(jiǎn)單而有效的原理，通過發(fā)送兩個(gè)脈沖信號(hào)并分析其響應(yīng)
2024-02-18 09:29:23234 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論