編者語：筆者本科專業電子信息工程，讀書時代用的第一塊開發板就是Altera公司的，當時腦子里完全沒有Altera這個概念，只知道這是塊FPGA開發板。但就是這塊開發板讓我開始接觸并深刻認識到FPGA技術、VHDL語言的魅力。雖然后來沒去鉆研做技術，但它給我留下的印象是最深刻的。那么，各位自稱FPGA工程師的你們是不是也一樣呢？Altera公司的FPGA開發板用了那么多年，Quartus II 軟件用得那么順手。但是卻不了解“Altera這家伙到底是什么呢？“、”它多大了？“、”它為什么能在中國這片廣闊天地上培育出這么多牛叉的工程師？“...筆者在跟很多FPGA工程師聊天的過程中，經常會聽到這些疑問。湊巧Altera今年30周歲，筆者就帶著大家一起來見識下Altera的30年發展歷程吧...

　　創始年代

　　1983年，Altera公司正式成立。很多人現在對這一年印象還非常深刻——挑戰者號和哥倫比亞號航天飛機首航，菲律 賓總統小阿基諾被暗殺，美國入侵格林納達等。而在技術領域卻是白駒過隙，30年顯得如此漫長。TCP/IP成為ARPANET的正式協議——那時還沒有互 聯網。IBM推出了PC-XT——個人計算機還沒有硬盤。宣布了GNU項目。

　　在電子設計領域，微處理器在很多嵌入式設備中得到了廣泛應用，替代了高端微型計算機，在低端則替代了大量的小規模數字芯片。典型的數字系統包括微處理器或 者微控制器，周圍是接口電路，連接芯片總線和外部存儲器芯片以及接口。小規模邏輯芯片和中等規模功能模塊IC還在使用，更多的用在建立微處理器周圍的接 口，或者橋接總線，對于性能關鍵的應用，則協助微處理器完成一些操作。

　　而且，這一時期，在設計領域逐漸采用了新的替代解決方案。邏輯門陣列——特別是經過預制造的邏輯門陣列，在最終產品階 段，由一系列客戶定義的金屬層進行配置，支持設計人員將數千個邏輯門和存儲器封裝到一個芯片中。對于很多項目，并不熟悉設計過程，依靠于基于工作站的 EDA工具進行原理圖采集，獲取庫單元，進行仿真，而前端費用非常昂貴。但是對于規模較大、資金較充裕的設計團隊，邏輯門陣列是很好的替代方案，減少了芯 片數量，提高了設計性能，同時降低了功耗。

　　從今天的標準來看，那時的設計風格也是千差萬別。習慣于數字邏輯的工程師通常使用形式結構來進行設計：布爾代數和最小表 達式定義組合邏輯，通過狀態機來描述時序邏輯。這些工程師會使用手動方法或者越來越多的計算機軟件工具來采集并分析其設計。但是工程師的背景各不相同，特 別是模擬工程師，通常會使用更直觀的方法。這些設計人員傾向于使用原理圖進行設計輸入，從左側的空白開始設計，然后是輸入信號到輸出，增加邏輯門、觸發 器、中等規模的器件，以及要連接的微處理器。邏輯門陣列用戶也傾向于采用原理圖方法，這只是因為它能夠對在芯片中建立的電路進行近似描述。這兩種相反的設 計風格在設計發展過程中都扮演了一定的角色，但是業界在1983年出現了另一種創新方法，并逐漸得到廣泛應用。

　　1978年，出現了另一種替代方法，但還沒有引起重視。Monolithic Memories的芯片設計團隊開發了一款名為PAL的器件（對于“可編程陣列邏輯”，采用了更知名的術語“可編程邏輯陣列”）。芯片是一次性編程數字器 件，實現布爾表達式的簡化標準形式：乘積求和格式。PAL含有很多宏單元，每個單元包括開關陣列，這可以將芯片的任意輸入和輸出連接至8個乘積項中的每一 個。然后，宏單元在寬OR邏輯門中對乘積項進行求和，提供可配置觸發器，寄存OR邏輯門的輸出，為選擇時鐘提供一些復用器，旁路寄存器，等等。1983 年，PAL的容量、速度和配置發展很快，使得設計人員有很大的選擇余地。

　　這些可編程器件為數字設計人員提供了很好的方法：邏輯密度高于小規模邏輯門和觸發器，比專用商用中等規模器件更靈活，例 如，計數器、寄存器和解碼器，與邏輯門陣列相比，還提供非常熟悉的設計流程，沒有前端開支。供應商為微型計算機和大型機提供軟件工具，這可以轉換成布爾表 達式、狀態機，某些機制轉換為芯片開關映射。

　　Altera登場

　　這是Altera于1984年推出其首款產品的環境。EP300芯片（ 圖1）是可編程邏輯芯片，但是在四個方面與PAL有明顯的不同。首先，EP300是可重新編程的，看起來比較方便，而事實表明這成為了業界的關鍵因素。封裝上的石英窗口支持用戶對管芯進行紫外燈照射，擦除含有器件配置的EPROM單元，因此，可以再次對芯片進行編程。

　　
圖1.通過管芯上的窗口，照射紫外光，Altera EP300具有可擦除能力。

　　其次，EP300是CMOS器件，那時，還是采用高功耗的雙極工藝來制造大部分PAL、小規模和中等規模邏輯。第 三，Altera芯片是通用的——即，用戶可以對EP300進行編程，幾乎可以模擬絕大部分現有PAL類型器件的配置。最后，Altera為EP300提 供了設計工具，這一工具運行在IBM PC上，而不是工程工作站或者微型計算機上。Altera資深副總裁Don Faria回憶說：“這的確是創新。PC剛剛出現，工程師對其很有興趣，有時候，人們觀看我們的演示就是為了看一看PC-XT。”

　　還有另一點不同，是與Altera有關，不僅僅是EP300。Altera采用了代工線模式。那時大部分半導體公司都依 靠他們自己生產線的專用工藝來獲得競爭優勢，Altera設計的EP300也盡可能采用通用EPROM工藝。因此，可以在很多其他公司生產線上生產芯片， 只需要對設計進行很小的改動即可。石印掩膜就是刀刻紅膜相片——只修改設計文件參數并不能改變它。因此，開發的設計要在性能上有競爭力而且可移植性要好， 這的確有一定的難度。

　　Faria回憶說，這一新器件非常符合系統設計人員的需求。20引腳封裝含有8個宏單元。每個宏單元（ 圖2） 含有的寄存器接收8個乘積項的OR運算。因此，每個宏單元很容易解碼16位地址總線。早期數據資料中的一個例子是，衍生器件EP310連接了微處理器地址 總線，為RAM、EPROM和5個串行I/O收發器提供了片選信號。器件還可以進行復雜的轉換，例如，解碼二進制數，驅動7段顯示屏的每一段。或者，一個 芯片可以實現非常復雜的狀態機，具有8個二進制狀態變量。

　　
圖2.EP300被排列成可配置乘積求和。

　　通過在EP300中實現接口和狀態機，設計人員可以嘗試新的邏輯表達式，重新配置設計，重新映射地址總線，以及類似的試 驗，不會有PAL各種各樣的問題。更重要的是在成本上，這可能不是令人很激動，但他們可以設計一塊電路板，在成品中安裝各種型號器件，甚至可以在現場進行 重新配置。由于有這些優勢，EP300及其衍生型號很快得以廣泛應用，設計人員自然會希望將更多的功能在可編程器件中實現。這種趨勢促使生產出規模更大的 器件。

　　越來越多的問題

　　Altera的響應是擴展芯片系列，含有更多的宏單元，最終在EP1800中，68引腳的含鉛芯片載體上實現了48個宏 單元器件。在這一點，對邏輯容量的需求對PAL體系結構帶來了很大的壓力，促使體系結構開始發展變化。Faria解釋說：“我們知道標準PAL體系結構很 難進行調整。”

　　在傳統的PAL中，每一宏單元的每個乘積項可以訪問所有輸入信號，所有宏單元輸出，以及所有這些信號的互補信號。隨著宏單元數量的增加，這一排列好的互聯矩陣會呈幾何級數增長，很快將無法承受。Faria說：“因此，我們開始對互聯進行劃分。”

　　在EP1800中，這一趨勢非常明顯，一個封裝中實際是四個獨立的EP300器件（ 圖3）。由內部總線將這四個器件連接起來，而不是都嘗試去驅動相同的乘積項矩陣。這種組織使得器件具有可制造性，但是，要求設計人員要想清楚哪一宏單元去實現某一邏輯表達式，其他的哪一宏單元要訪問結果。器件四個部分的連接會帶來額外的延時。

　　
圖3.隨著可編程器件容量的增長，簡單的乘積求和組織被劃分設計替代，并不是所有的乘積項要訪問所有信號。