從膠合邏輯到子系統(tǒng)：Altera的第二個(gè)十年

　　這是 1994 年。美國(guó)航天飛機(jī)還在執(zhí)行常規(guī)任務(wù)。全世界興致勃勃的關(guān)注彗星 Shoemaker-Levy 9 的分裂，它最終撞向了木星的大氣層。連接英國(guó)和法國(guó)的英吉利海峽終于圓夢(mèng)百年。令人意想不到的是，臨時(shí)共和軍停止了在北愛(ài)爾蘭的軍事敵對(duì)行動(dòng)。在電子行 業(yè)，英特爾剛剛宣布，奔騰處理器克服了著名的奔騰中斷缺陷，成為個(gè)人計(jì)算機(jī)的主流處理器。 Altera 開(kāi)始了他的第二個(gè)十年。

　　從作為簡(jiǎn)單邏輯芯片開(kāi)始 ， 可編程邏輯器件 （PLD） 十多年來(lái)一直按照摩爾定律發(fā)展 ， 越來(lái)越復(fù)雜 —— 邏輯容量超過(guò)了 10K 等價(jià)邏輯陣列。在發(fā)展過(guò)程中， PLD 分成了兩種體系結(jié)構(gòu)：基于布爾乘積求和的復(fù)雜 PLD （CPLD） ，并通過(guò) EEPROM 單元進(jìn)行編程，以及基于查找表 （LUT） 的 FPGA ，以微小 SRAM 來(lái)實(shí)現(xiàn)這些查找表。

　　這兩種體系結(jié)構(gòu)一開(kāi)始都有其專(zhuān)用性。CPLD （ 圖 1） 適用于具有大扇出或者嚴(yán)格時(shí)序約束的電路。 FPGA 適用于具有大量寄存器的設(shè)計(jì)。對(duì)于關(guān)心組合邏輯模塊和狀態(tài)機(jī)的設(shè)計(jì)人員，一般都認(rèn)為 CPLD 更友好一些 —— 在 1994 年，這是老觀(guān)點(diǎn)。而更喜歡 FPGA 的一批年輕設(shè)計(jì)人員則把邏輯看成文本： Verilog 或者 VHDL 。

　　
圖1.CPLD體系結(jié)構(gòu)

　　這兩種體系結(jié)構(gòu)有一個(gè)共同的發(fā)展趨勢(shì) ： 隨著芯片邏輯容量的增長(zhǎng) ， PLD 的應(yīng)用出現(xiàn)了變化。當(dāng) CPLD 還受限于幾千個(gè)等價(jià)邏輯門(mén)時(shí)，設(shè)計(jì)人員采用芯片主要是實(shí)現(xiàn)中央微處理器或者微控制器 （MCU） 芯片周?chē)暮?jiǎn)單功能。較小的器件用作地址解碼器、中斷控制器，或者總線(xiàn)擴(kuò)展器。較大的器件可以是快速狀態(tài)機(jī)智能直接存儲(chǔ)器訪(fǎng)問(wèn)控制器，處理某些實(shí)時(shí)操作， 而軟件完成這些操作太慢了。

　　但是 ， 10K 邏輯門(mén)帶來(lái)了新機(jī)遇。設(shè)計(jì)人員可以在大約 3K 邏輯門(mén)中開(kāi)發(fā)一個(gè) 8 位 MCU ， 或者一個(gè)簡(jiǎn)單的 16 位 CPU 內(nèi)核 ， 例如 ， 已經(jīng)成為古董的 8086 ，它 只需要兩倍的邏輯門(mén)。采用 10K-20K 邏輯門(mén)，設(shè)計(jì)人員能夠開(kāi)發(fā)基于小型 CPU 的子系統(tǒng)，例如，總線(xiàn)接口和可編程串行接口控制器，這些都包含在 PLD 中。與標(biāo)準(zhǔn)產(chǎn)品非 PLD 解決方案相比，這類(lèi)設(shè)計(jì)要慢一些，能效也低，但卻是完全用戶(hù)可定義的，可重新編程的。最顯著的是，大部分這類(lèi)子系統(tǒng)設(shè)計(jì)都有大量的寄存器，很多都需要大量 的內(nèi)部 SRAM kilobytes （KB） 。

　　Altera轉(zhuǎn)向FPGA發(fā)展

　　在這種環(huán)境下 ， Altera設(shè)計(jì)人員總結(jié)出 ， 市場(chǎng)需要一類(lèi)新產(chǎn)品。與 FPGA 相似，它應(yīng)該采用精細(xì)粒度邏輯單元，每一個(gè)單元都含有 LUT 和寄存器。但是像 CPLD 一樣，它應(yīng)該使用層次化的確定性互聯(lián)，以保持時(shí)序的可預(yù)測(cè)性，而且簡(jiǎn)單。 Altera 增加了第三種單元，借鑒了某類(lèi)邏輯門(mén)陣列。這一新單元是一組嵌入到體系結(jié)構(gòu)中的 SRAM 模塊，設(shè)計(jì)用作緩沖或者高速暫存存儲(chǔ)器、寄存器文件，或者實(shí)現(xiàn)復(fù)雜函數(shù)發(fā)生器的查找表。這種理念的結(jié)果是， 1995 年， Altera 推出了第一款類(lèi)似 FPGA 的系列產(chǎn)品， FLEX? 10K 器件 （ 圖 2） 。

　　
圖2.FLEX 10K器件結(jié)構(gòu)圖

　　Altera 工程師還進(jìn)一步打破了公司傳統(tǒng) ， 使用 SRAM 單元 —— 而不是他們可信的 EEPROM 技術(shù)來(lái)保存 FLEX 芯片的配置數(shù)據(jù)。這種選擇意味著，系統(tǒng)每次上電時(shí)，必須從外部存儲(chǔ)器對(duì) FLEX 進(jìn)行配置，就像基于 SRAM 的 FPGA 。但這也意味著，不需要占用大量空間的 EEPROM 單元， FLEX 邏輯單元會(huì)小很多。而且，十年磨一劍，轉(zhuǎn)到 SRAM 意味著，只要有新工藝， Altera 就能夠采用前沿工藝開(kāi)發(fā)自己的器件，而不用等待代工線(xiàn)兩年以上來(lái)開(kāi)發(fā)嵌入式 EEPROM 。這些變革最終促使半導(dǎo)體行業(yè)在每一新工藝節(jié)點(diǎn)的第一批設(shè)計(jì)都使用了 FPGA 。