ADI公司的可編程DDS IC(3.5 GSPS AD9914和2.5 GSPS AD9915)擁有高達(dá)64-bit分辨率、直接引腳接入和快速頻率調(diào)諧，適用于精密通信系統(tǒng)。

　　滿足適合無線應(yīng)用的直接數(shù)字頻率合成(DDS)技術(shù)的要求需要快速跳變和掃描。全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商ADI最近宣布，公司將以前的DDS集成電路(IC)時鐘速度提升了三倍以上。ADI公司的AD9914集成了片內(nèi)高速12-bit DAC，每秒采樣速率達(dá)3.5千兆(GSPS)，AD9915則可達(dá)2.5 GSPS。兩種器件內(nèi)核均支持能夠合成頻率捷變的高級數(shù)字可編程技術(shù)，可在頻率高達(dá)1.4 GHz下模擬用于各種通信應(yīng)用(如無線基站、軍用和商用雷達(dá))的輸出正弦波，還可以保護(hù)通信系統(tǒng)。

　　在本周舉行的IMS2012上，新款DDS器件將在ADI公司1725號展位進(jìn)行演示，該器件內(nèi)置一個32-bit并行端口，能夠極快速改變輸出信號的頻率、相位和幅度，還具有可編程模數(shù)功能，可擴(kuò)大DDS IC的使用范圍，用于需要精確有理數(shù)關(guān)系的應(yīng)用，例如信號發(fā)生器和其他實(shí)驗(yàn)室設(shè)備。

?

　　ADI公司線性和RF產(chǎn)品副總裁Peter Real表示：“將高分辨率DDS IC的時鐘速度提升至3.5 GSPS后，我們的客戶可以產(chǎn)生更高的輸出頻率，同時提升動態(tài)性能。ADI公司的新款DDS產(chǎn)品代表技術(shù)的重大進(jìn)步，與前幾代產(chǎn)品相比，可在寬得多的頻帶內(nèi)實(shí)現(xiàn)更佳的無雜散動態(tài)范圍(SFDR)。AD9914和AD9915改進(jìn)了SFDR，實(shí)現(xiàn)了快速跳頻和精密調(diào)頻分辨率，使設(shè)計人員可以在一個時鐘周期內(nèi)通過超精密調(diào)頻更改頻率。

　　AD9914和AD9915建立時間僅需幾納秒，而粒度遠(yuǎn)低于200 pHz。其他方法(包括內(nèi)置嵌入式DDS功能的FPGA)很難在1 GHz以上的輸出信號上匹配ADI公司DDS IC的SFDR(優(yōu)于-50dBc)，而且需要較高的工作功率和分立式DAC來合成正弦波。

　　AD9914和AD9915 DDS IC主要特性：

　　- 12-bit DAC分辨率、3.5 GSPS (AD9914)和2.5 GSPS (AD9915)時鐘速率

　　- 用于產(chǎn)生精密頻率的可編程模數(shù)模式和64-bit分辨率

　　- 1.5 GHz調(diào)諧范圍內(nèi)的出色SFDR性能

　　- 雙累加器，用于頻率、相位或幅度的線性掃描

　　- 32-bit并行端口，允許引腳接入，以便調(diào)諧字，實(shí)現(xiàn)快速精密移位鍵控和調(diào)頻

　　- 全速運(yùn)轉(zhuǎn)時功耗約2.5 W

　　3.7 安森美推出針對High-Q IPD工藝的設(shè)計套件

　　應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor)宣布提供針對公司High-Q集成無源器件(IPD)工藝的完整從前到后工序工藝設(shè)計套件(PDK)。這PDK開發(fā)是為了配合安捷倫科技的先進(jìn)設(shè)計系統(tǒng)(ADS) 2011電子設(shè)計輔助(EDA)軟件一起使用，使安森美半導(dǎo)體及安捷倫科技的客戶能夠充分利用業(yè)界最全面射頻(RF)及微波設(shè)計平臺的優(yōu)勢。

　　安森美半導(dǎo)體的High-Q IPD工藝技術(shù)提供高電阻率硅銅(copper on high resistivity silicon)平臺，非常適合用于生產(chǎn)無源器件，如用于便攜、無線及射頻應(yīng)用的平衡-不平衡轉(zhuǎn)換器、濾波器、耦合器、雙工器及匹配網(wǎng)絡(luò)。IPD技術(shù)用于安森美半導(dǎo)體在美國俄勒岡州Gresham的世界一流200 mm晶圓制造廠制造銅電感、精密電容及精密電阻。IPD為射頻系統(tǒng)級封裝提供高性價比方案。安森美半導(dǎo)體還為工程原型開發(fā)提供經(jīng)濟(jì)合算的晶圓廠往返服務(wù)。此外，安森美半導(dǎo)體還提供多種應(yīng)用定制規(guī)格的設(shè)計服務(wù)。
?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????

　　安森美半導(dǎo)體定制晶圓代工及IPD分部高級總監(jiān)Rick Whitcomb說：“IPD工藝在射頻應(yīng)用極受垂青，我們看到客戶極想要這工藝擴(kuò)展至配合安捷倫的ADS平臺。我們?yōu)榭蛻籼峁┌ú季€和集成EM支援在內(nèi)的完整ADS設(shè)計套件，他們便能利用安捷倫在射頻及微波設(shè)計領(lǐng)域經(jīng)證明的專知之優(yōu)勢。”

　　為客戶提供的全功能ADS設(shè)計套件可用于布線、仿真及驗(yàn)證，支持電路圖驅(qū)使型布線生成、布線與電路圖對比檢驗(yàn)、集成3D平面電磁及3D-FEM仿真器。

　　安捷倫科技EEsof EDA晶圓制造項(xiàng)目經(jīng)理Juergen Hartung說：“ADS與IPD工藝完美匹配，ADS與安森美半導(dǎo)體IPD設(shè)計套件的組合使相互的客戶能夠獲得高效的集成設(shè)計平臺。ADS不僅為IPD裸片本身提供完整的從前到后工序應(yīng)用平臺，還直接能設(shè)計出包含IPD的完整射頻模塊。”

　　3.8 飛思卡爾推出專供智能網(wǎng)絡(luò)用新一代QorIQ平臺

　　由于前二代QorIQ嵌入式多重核心處理器的成功及廣泛的市場接受度，飛思卡爾半導(dǎo)體又推出了第叁代QorIQ產(chǎn)品線的主力－新款的Layerscape系統(tǒng)架構(gòu)。此一不依賴特定核心、能夠認(rèn)知軟體的架構(gòu)，在現(xiàn)今引進(jìn)大量互連裝置、資料量暴增、安全需求日益嚴(yán)苛、即時服務(wù)又正在醞釀、網(wǎng)路通訊樣式更是越來越難以預(yù)期的態(tài)勢下，可解決了網(wǎng)路基礎(chǔ)設(shè)備代工商與日俱增的彈性及延伸性問題。

　　對于網(wǎng)路系統(tǒng)架構(gòu)而言，Layerscape架構(gòu)是一種全新的方法－把軟體及可程式性置于優(yōu)先。它將封包加速及轉(zhuǎn)送運(yùn)作模組化，不再透過高階的路由決策處理；讓層級之間的互動更為順暢；運(yùn)用同步式run-to-completion模型；并在架構(gòu)中採用標(biāo)準(zhǔn)的C/C++語言，以支援一致的程式化框架。絕佳的程式化彈性與架構(gòu)延展性，衍生出即時、’軟性’的網(wǎng)路控制，保存軟體投資，并協(xié)助持續(xù)進(jìn)展。

　　飛思卡爾網(wǎng)路與多媒體解決方案事業(yè)群資深副總裁暨總經(jīng)理Tom Deitrich表示：為了應(yīng)外界對于更聰明、更富動態(tài)網(wǎng)路的需求，飛思卡爾在QorIQ平臺上跨進(jìn)了一大步，推出了嶄新的軟體認(rèn)知型Layerscape架構(gòu)。我們與競爭對手的不同之處，在于我們是將軟體認(rèn)知整合為新架構(gòu)的一部分，而非事后再拼湊。透過像是不依賴核心的相容特質(zhì)、獨(dú)立而高效益的封包處理、加上即時的虛擬化能力等創(chuàng)舉，我們等于是提升了網(wǎng)路的智慧」
????????????????????????????????????????????????????????????????????????????????????????????????????

　　Layerscape架構(gòu)係以飛思卡爾廣泛的網(wǎng)路智慧財產(chǎn)（IP）產(chǎn)品線為基礎(chǔ)所打造，它延伸并拓展了QorIQ資料路徑加速架構(gòu)（Data Path Acceleration Architecture，DPAA）。該產(chǎn)品在設(shè)計時即綜觀了整體系統(tǒng)架構(gòu)，具備最佳化可程式性，其封包處理效益及相關(guān)的效能增長都有突破性的進(jìn)展。Layerscape架構(gòu)是未來廣大QorIQ多重核心處理器的基礎(chǔ)，從可提供高達(dá)100 Gbps效能的多核心資料路徑元件，到高度整合、成本與能源俱省、運(yùn)作功率不足3瓦的產(chǎn)品，都巧妙運(yùn)用了Power Architecture?與ARM?技術(shù)。

　　模組化的Layerscape架構(gòu)包括了叁種各自獨(dú)立、可延伸的層級，讓飛思卡爾在設(shè)計QorIQ元件時，可以視需要輕鬆擴(kuò)充、減少、甚至抽除某一層級。這叁層分別是：

　　一般目的處理層（General-Purpose Processing Layer，GPPL）－提供一般目的的運(yùn)算效能。這一層最適于虛擬云端服務(wù)、以及控制面應(yīng)用

　　加速封包處理層（Accelerated Packet Processing Layer，APPL）－執(zhí)行自主封包處理，并讓客戶以循序的、同步的、run-to-completion的模型自行撰寫加值功能，將硬體微架構(gòu)予以抽象化，為客戶提供嵌入式、以C語言為基礎(chǔ)的程式模型

　　快速封包I/O層（Express Packet I/O Layer，EPIL）－促成網(wǎng)路介面之間真正決定性的線速級效能（可高達(dá)100G），支援第二層以上的交換功能

　　Layerscape架構(gòu)以充裕的開發(fā)技術(shù)，協(xié)助客戶有效地配置、設(shè)定、調(diào)節(jié)及管理採用Layerscape架構(gòu)的系統(tǒng)，將簡單易用提升至前所未有的程度，內(nèi)容包括：

　　支援開放標(biāo)準(zhǔn)的軟體程式撰寫模型及關(guān)鍵性的市場創(chuàng)舉，如以軟體定義的網(wǎng)路（SDNs）

　　橫跨產(chǎn)品線各層級的單一、一致的架構(gòu)及軟體，從入門級、功率受限的產(chǎn)品，到高階的多重核心產(chǎn)品

　　系統(tǒng)側(cè)寫及虛擬化工具，有助于詳細(xì)分析各種場合、并讓研發(fā)過程更顯流暢

　　專供使用者程式開發(fā)、與平臺無關(guān)的API，稱為VortiQa平臺服務(wù)套件（Platform Services Package，PSP），可用來簡化應(yīng)用的轉(zhuǎn)移。PSP將復(fù)雜的硬體抽象化，讓大家可以在熟悉的Linux?操作空間裡進(jìn)行應(yīng)用研發(fā)，并以標(biāo)準(zhǔn)的C語言撰寫程式

　　廣泛的研發(fā)支援，其中包括由飛思卡爾伙伴們所提供的第叁方工具，RTOSes及全功能的Linux環(huán)境。來自飛思卡爾的內(nèi)部支援則有CodeWarrior整合式開發(fā)環(huán)境（IDE）、參考設(shè)計線路板、先進(jìn)的編譯器、CodeWarrior除錯與設(shè)定工具、模型及QorIQ最佳化套件等等。此外，飛思卡爾還提供了簡單易用的軟體程式庫、及垂直整合的VortiQa應(yīng)用層軟體解決方案

　　無與倫比的專業(yè)，對于高度先進(jìn)嵌入式軟體工具的投注紀(jì)錄，加上合作關(guān)係，將協(xié)助客戶從老舊的飛思卡爾產(chǎn)品及/或?qū)κ纸鉀Q方案升級舊有軟體，巧妙地保護(hù)客戶塬有的軟體投資，并讓產(chǎn)品上市更為順利。未來採用Layerscape架構(gòu)的QorIQ處理器，將運(yùn)用Power Architecture技術(shù)。飛思卡爾會持續(xù)改良并投注在獨(dú)步業(yè)界的Power Architecture e6500核心上，該核心將是新產(chǎn)品線中效能最佳的核心之一。首件採用Layerscape架構(gòu)的產(chǎn)品初期樣品，預(yù)計于2013年中時推出。


——電子發(fā)燒友網(wǎng)版權(quán)所有，轉(zhuǎn)載請注明出處！
?