基于多相濾波的數字接收機的FPGA實現(2)

2012年05月23日 10:43 來源：互聯網 作者：秩名 我要評論(0)

標簽：FPGA(1769)多相濾波(5)數字接收機(4)

　　1．3 算法仿真

　　仿真時，設信號的采樣頻率為2GHz，信道帶寬為62.5 MHz，共16個信道，輸人信噪比為0 dB。輸入信號樣本為1920點（每個信道120點），信號的起始點為112 ns，脈沖寬度為600 ns。在62.5～937.5MHz 間對起始點、脈寬和頻率進行測量，頻率步長為250 kHz，參數的均方根誤差如圖5～圖7所示。

　　 起始點均方根誤差圖

　　圖5 起始點均方根誤差圖

　　2寬帶數字接收機的FPGA硬件實現

　　2.1 系統模塊實現

　　設計在Xilinx公司的XC4VSX55單片FPGA上實現，包括串并轉換模塊、多相濾波模塊、信號檢測模塊、數據選擇模塊、瞬時測頻模塊以及PDW形成模塊，如圖8所示。

　　 脈沖寬度均方根誤差圖

　　圖6 脈沖寬度均方根誤差圖

　　頻率均方根誤差圖

　　圖7 頻率均方根誤差圖

　　 FPGA系統整體結構圖

　　圖8 FPGA系統整體結構圖

上一頁123下一頁