CAN總線入門知識(shí)科普
CAN總線由德國BOSCH公司開發(fā)，最高速率可達(dá)到1Mbps。CAN的容錯(cuò)能力特別強(qiáng)，CAN控制器內(nèi)....
多采樣率數(shù)字濾波器的抽取和內(nèi)插過程 多速率濾波器的Matlab實(shí)現(xiàn)
很明顯從字面意思上可以理解，多采樣率嘛，就是有多個(gè)采樣率唄。前面所說的FIR，IIR濾波器都是只有一....
CPU使用率是什么意思
打開電腦的任務(wù)管理器，看著跳動(dòng)的CPU使用率，發(fā)現(xiàn)很舒服。每一個(gè)線程占用了多少CPU清清楚楚，也就能....
用最少的IO口，掃最多的鍵？
對，大部分技術(shù)參考書都這么做，我們也經(jīng)常這樣做：用3個(gè)IO口作行掃描，2個(gè)IO作列檢測（為方便描述，....
解析Zynq的加載方式
因?yàn)樵赟6或者其他7系列的FPGA中，是有一套非常成熟的FPGA加載機(jī)制（Xilinx有很詳細(xì)的指導(dǎo)....
Vivado里關(guān)閉R5/A53/GPU
在SDK/Vitis里創(chuàng)建FSBL和Standalone程序，啟動(dòng)后，在XSCT命令后窗口下，檢查R....
ZYNQ的啟動(dòng)流程
ZYNQ7000 SOC 芯片可以從 FLASH 啟動(dòng)，也可以從 SD 卡里啟動(dòng)， 本節(jié)介紹程序 F....
一文詳解Vivado的ECO流程
有時(shí)我們需要在設(shè)計(jì)網(wǎng)表的基礎(chǔ)上微調(diào)一下邏輯，這樣可以無需修改代碼，也無需重新做綜合，在設(shè)計(jì)調(diào)試中可以....
如何實(shí)現(xiàn)FPGA中的除法運(yùn)算
FPGA中的硬件邏輯與軟件程序的區(qū)別，相信大家在做除法運(yùn)算時(shí)會(huì)有深入體會(huì)。若其中一個(gè)操作數(shù)為常數(shù)，可....
把一個(gè)算法用RTL實(shí)現(xiàn)，有哪些比較科學(xué)的步驟？
軟件環(huán)境可以快速搭建仿真模型，并且進(jìn)行驗(yàn)證，為硬件RTL實(shí)現(xiàn)提供參考依據(jù)。在具體算法設(shè)計(jì)時(shí)，必須考慮....
基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)全流程
assign 用來給 output,inout 以及 wire 這些類型進(jìn)行連線。assign 相當(dāng)....
一文詳細(xì)了解時(shí)鐘基礎(chǔ)知識(shí)
理想的時(shí)鐘模型是一個(gè)占空比為50%且周期固定的方波。Tclk為一個(gè)時(shí)鐘周期，T1為高脈沖寬度，T2為....
兩個(gè)PS I2C控制器的回環(huán)測試
I2C 總線的兩根信號線 SCL 和 SDA 需要上拉才能正常工作，當(dāng)板卡上沒有合適的硬件設(shè)置或者沒....
基于FPGA的可重構(gòu)計(jì)算平臺(tái)設(shè)計(jì)
在計(jì)算機(jī)與電子產(chǎn)品的世界中，我們習(xí)慣于通過兩種截然不同的方法實(shí)現(xiàn)計(jì)算：硬件以及軟件。計(jì)算機(jī)硬件，比如....
常見電子元器件圖片及名稱
電阻器(Resistor)是一個(gè)限流元件，用字母R來表示，單位為歐姆Ω。將電阻接在電路中后，電阻器一....
如何開展FPGA/SoC架構(gòu)設(shè)計(jì)工作
在我寫的大多數(shù)博客里，都演示或解釋了FPGA/SoC的設(shè)計(jì)細(xì)節(jié)技術(shù)。但是這篇文章將有所不同，因?yàn)樵谶@....
在RTL設(shè)計(jì)中如何做到低功耗設(shè)計(jì)
做芯片第一應(yīng)該關(guān)注的是芯片的PPA（Performance， Power， Area），本篇淺顯的部....
FPGA端SRIO IP核系統(tǒng)總覽及端口介紹
RapidIO標(biāo)準(zhǔn)分為三層：邏輯，傳輸和物理。
XADC內(nèi)嵌在PS端的使用
XADC內(nèi)嵌在PS端，允許CPU或其他主機(jī)連接XADC，而不用使用PL端。XADC最大采樣率為1MS....
用FPGA實(shí)現(xiàn)FFT算法的方法
摘要：在對FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上，描述了用FPGA實(shí)現(xiàn)FFT的方法，并對其中的....
Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會(huì)在FPGA中創(chuàng)建一個(gè)快速的mem....
assign組合邏輯和always@(*)組合邏輯的區(qū)別
1.always@后面內(nèi)容是敏感變量，always@(*)里面的敏感變量為*，意思是說敏感變量由綜合....
時(shí)序邏輯中的阻塞和非阻塞
Verilog HDL的賦值語句分為阻塞賦值和非阻塞賦值兩種。阻塞賦值是指在當(dāng)前賦值完成前阻塞其他類....
典型的AMBA系統(tǒng)介紹
本文主要介紹AMBA2.0 （Advanced Microcontroller Bus Archit....
基礎(chǔ)的Linux操作命令
IC設(shè)計(jì)是在linux環(huán)境下，很多操作需要在Terminal中進(jìn)行，因此想要學(xué)習(xí)IC設(shè)計(jì)，就必須先需....
嵌入式驅(qū)動(dòng)開發(fā)兩大子系統(tǒng)的使用
本文的關(guān)注點(diǎn)是 gpio driver --> gpio subsystem core -> gpi....
Verilog系統(tǒng)函數(shù)和邊沿檢測
“ 本文主要分享了在Verilog設(shè)計(jì)過程中一些經(jīng)驗(yàn)與知識(shí)點(diǎn)，主要包括Verilog仿真時(shí)常用的系統(tǒng)....
Verilog設(shè)計(jì)過程中的一些經(jīng)驗(yàn)與知識(shí)點(diǎn)
“ 本文主要分享了在Verilog設(shè)計(jì)過程中一些經(jīng)驗(yàn)與知識(shí)點(diǎn)，主要包括塊語句、阻塞賦值和非阻塞賦值....
工商網(wǎng)監(jiān)