FDCE/FDPE/FDRE/FDSE觸發器簡介
每個 Slice 有 8 個 FF 。四個可以配置為 D 型觸發器或電平敏感鎖存器，另外四個只能配置....
Verilog賦值和結構說明語句
從仿真結果可以看出：在順序塊中，15ns的時候，l1被賦值為8’h2，在25ns的時候，l2被賦值為....
Verilog邏輯設計中的循環語句和運算符
“ 本文主要分享了在Verilog設計過程中一些經驗與知識點，主要包括循環語句(forever、re....
gpio和pinctrl子系統的關系與區別
gpio 和 pinctrl 子系統在內核里的使用率非常高，和嵌入式產品的關聯非常大。從這兩個子系統....
Verilog HDL中常用預編譯命令介紹
`timescale命令用于在文件中指明時間單位和時間精度，通常在對文件進行仿真時體現。EDA工具可....
函數模板與類模板的基本概念及實現原理
[導讀] 最近使用C++做些編程，把日常遇到的些比較重要的概念總結分享一下。本文來分享一下模板類的原....
如何通過采用modelsim仿真波形圖實現字符點陣顯示
將字符點陣文件中的提示信息，備注，標點符號等全部刪除，只留下點陣的編碼。并將相鄰奇偶兩行的數據調整到....
Verilog進行組合邏輯設計時的注意事項
由于賦值語句有阻塞賦值和非阻塞賦值兩類，建議讀者使用阻塞賦值語句“=”，原因將在“阻塞賦值和非阻塞賦....
I2C通信理解與三種IIC數據幀傳遞過程
很多朋友在進行IIC通信協議開發的時候比較迷茫，可能長時間沒有用了，就有所忘卻，也算正常，不過如果重....
摩爾型狀態機與米利型狀態機的區別是什么
FSM有限狀態機，序列產生，序列檢測，是FPGA和數字IC相關崗位必須要掌握的知識點，在筆試和面試中....
如何解決STM32芯片Flash寫保護的問題
本文介紹了如何解決STM32芯片Flash寫保護導致無法下載程序，無法在線調試的問題;如果您遇到相同....
高速串行收發器的重要概念和注意事項
此篇文章深入淺出介紹了關于高速串行收發器的幾個重要概念和注意事項，為方便知識點復習總結和后續查閱特此....
Xilinx FPGA的上電模式類型分類
典型的主模式都是加載片外非易失（ 斷電不丟數據） 性存儲器中的配置比特流，配置所需的時鐘信號（ 稱為....
VIVADO時序約束及STA基礎
時序約束的目的就是告訴工具當前的時序狀態，以讓工具盡量優化時序并給出詳細的分析報告。一般在行為仿真后....
異步FIFO設計原理及應用需要分析
在大規模ASIC或FPGA設計中，多時鐘系統往往是不可避免的，這樣就產生了不同時鐘域數據傳輸的問題，....
淺析嵌入式編程上下文切換及完美解耦的一種方法
? 上下文快速切換 - cpost應用 我們通常認為，在中斷中，不能執行耗時的操作，否則會影響系統的....
System Verilog與verilog的概念有何不同
SystemVerilog是一種 硬件描述和驗證語言 （HDVL），它 基于IEEE1364-200....
SystemVerilog語言介紹匯總
作者:limanjihe ?https://blog.csdn.net/limanjihe/arti....
FPGA中多時鐘域和異步信號處理的問題
有一個有趣的現象，眾多數字設計特別是與FPGA設計相關的教科書都特別強調整個設計最好采用唯一的時鐘域....
工商網監