1. FIFO簡介 FIFO是一種先進先出數據緩存器，它與普通存儲器的區別是沒有外部讀寫地址線，使用....

CORDIC算法的思想是通過迭代的方法，使得累計旋轉過的角度的和無限接近目標角度。它是一種數值計算逼....

TCP/IP 協議 使用 TCP/IP 協議可以將 FPGA 中的數據以太網的形式輸出到上位機，上位....

PCIE是一種用于連接計算機內部各個組件的總線標準，而上位機是指與設備進行通信和控制的計算機。

PCIE是一種高速串行總線接口標準，用于連接計算機內部的各種外設和組件。在PCIe架構中，BAR（B....

JESD204是一種連接數據轉換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支....

　FPGA（現場可編程門陣列）和DSP（數字信號處理器）之間通過SRIO接口進行調試通常需要以下步驟....

眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機器學習和 Web 服務的規模卻在指數級增長。

FIFO是一種先進先出數據緩存器，它與普通存儲器的區別是沒有外部讀寫地址線，使用起來非常簡單，缺點是....

安路科技提供基于PCIe 硬核控制器開發的SGDMA IP。SGDMA可作為一個PCIe2AXI4系....

在以太網鏈路上的數據包稱作以太網幀。以太網幀起始部分由前導碼和幀開始符組成。后面緊跟著一個以太網報頭....

CMOS電路功耗主要由動態功耗和靜態功耗組成，動態功耗又分為開關功耗、短路功耗兩部分

總的片上功耗 Total On-Chip Power: 總的片上功耗是器件內部的功耗，等同于器件的靜....

在數字信號處理(DSP)領域，需要處理的數據量很大，并且實時性要求很高。

對于那些了解FPGA靈活性和可編程性的人來說，這并不令人驚訝，但對許多其他人來說，這兩者之間的聯系可....

ADC和DAC是FPGA與外部信號的接口，從數據接口類型的角度劃分，有低速的串行接口和高速的并行接口....

在利用處理編碼信號時，一般在較為理想的環境下可以很方便進行計算，判斷等。

該條路徑包括了觸發器內部clock-to-Q的延遲，觸發器之間的由組合邏輯造成的路徑延遲以及目標觸發....

通信行業一直是FPGA芯片的重要應用領域，芯片在通信設備中的應用主要包括數字信號處理、協議處理、射頻....

傳輸速率為每秒傳輸量GT/s，而不是每秒位數Gbps，因為傳輸量包括不提供額外吞吐量的開銷位；比如 ....

FPGA算法的優點在于它們可以提供高度的定制化和靈活性，使得算法可以根據實際需求進行優化和調整。此外....

CXL的目標：解決CPU和設備、設備和設備之間的內存鴻溝。服務器有巨大的內存池和數量龐大的基于PCI....

在調試FPGA電路時要遵循必須的原則和技巧，才能降低調試時間，防止誤操作損壞電路。通常情況下，參考以....

引言 LMS(最小均方)算法因其收斂速度快及算法實現簡單等特點在自適應濾波器、自適應天線陣技術等領域....

1 推動FPGA調試技術改變的原因 進行硬件設計的功能調試時，FPGA的再編程能力是關鍵的優點。CP....

圖像降噪處理主要分為2D（空域）與3D降噪（時域/多幀），而2D降噪由于相關的實現 算法 豐富，效果....

在介紹AXI之前，先簡單說一下總線、 接口 以及協議的含義 總線、接口和協議，這三個詞常常被聯系在一....

隨著 FPGA 的不斷發展，FPGA本身自帶的PCIE硬核的數量越來越多，本文以ZU11EG為例介紹....

1 引言 波形發生器已經廣泛的應用在通信、控制、測量等各個領域，如鋸齒波、正弦波、方波等波形常用于電....

近年來，現場可 編程 門陣列 ( FPGA ) 因其可定制性、并行處理和低延遲而成為高性能計算 (H....